(전자회로실험)연산증폭기의 특성 결과보고서

목차

1. 실험 목적

2. 이론
i. 둘째 단 및 셋째 단
ii. 출력단
iii. 보상 캐패시터
iv. 능동부하
v. 입력 바이어스전류
vi. 입력 오프셋 전류
vii. 입력 오프셋 전압
viii. 슬루율
ix. 대역폭
x. 대역과 진폭의 상관관계

3. 데이터정리
i. 입력 바이어스 전류
ii. 출력 오프셋전압, 슬루율

4. 결론 및 토의

본문내용

1. 실험 목적
1) 입력 바이어스 전류에 대한 데이터를 얻는다.
2) 출력 오프셋 전압을 측정하고, 0으로 한다.
3) 741 연산 증폭기의 슬루율을 계산한다.
4) 전력 대역폭의 효과를 관찰한다.

2. 이론
둘째 단 및 셋째 단
이미터 플로워인 Q5는 둘째 단으로써, 셋째 단인 Q6은 입력 임피던스를 배 만큼 증가시키는 일을 한다. 트랜지스터 Q6은 출력 단의 구동기로서 동작한다.

출력단
마지막 단은 B급 푸시풀 이미터 플로워이다. 양전압과 음전압의 크기가 같은 분리전원 때문에, 무신호 출력은 이상적으로 0이된다. Q11은 작은 무부하전류를 흘려 크로스오버 왜곡을 제거하기 위한 출력바이어스 회로의 일부이다. 다이오드 Q7과 Q8은 보상용 다이오드로서, Q9와 Q10의 베이스-이미터 다이오드곡선에 부한되는 전류-전압특성을 갖는다.

참고 자료

없음