[결과] 실험 16 차동증폭기 회로

목차

1. 실험결과
2. 고찰

본문내용

2. 고찰
본 실험의 목적은 차동 증폭기 회로에서 직류해석과 교류해석을 하고, 이 증폭기의 차동이득과 공통모드 이득을 계산하는 것이 본 실험의 목적이다.
차동 증폭기는 플러스(+)와 마이너스(-) 입력단자를 가진 회로이다. 두 입력에 인가된 신호에서 위상이 반대인 신호성분은 크게 증폭되지만 동상인 신호 성분은 출력에서 상쇄된다. BJT, 전류원 BJT, 전류원 JFET 차동증폭기 회로에서 그리고 위상이 서로 반대인 출력 Vo1과 Vo2를 확인 하는 실험을 진행한다.

참고 자료

없음