디시설 - 7-세그먼트 디코더 설계
- 최초 등록일
- 2019.07.20
- 최종 저작일
- 2019.03
- 4페이지/ 한컴오피스
- 가격 1,000원
목차
1. 제목
2. 실습 목적
3. 실습 내용/ 실습 결과
4. 연습문제
5. 실험 결과 및 고찰
6. 참고문헌
본문내용
제목
7-세그먼트 디코더 설계
실습 목적
하나의 7-세그먼트 FND는 한 자리의 16진수를 출력할 수 있다. FPGA에서 한 자리의 16진수는 4비트에 저장되며, 7-세그먼트에 출력하려면 디코딩해야 한다. 이 실습에서는 스위치 입력으로 저장된 0x0~0xF 사이의 한 자리 16지수를 한자리 7-세그먼트에 출력하며 스위칭 인코더와 7-세그먼트 디코더의 동작특성을 알고, FPGA kit와 연결하여 직접 출력하도록 한다.
VHDL 코드
- VHDL 코드 주요 동작부분 해석
① 18행의 rising_edge(clk)는 클럭의 상승 에지가 발생하는 것을 검사해 에지에 동기시키고 값을 할당한다. 푸시버튼 스위치 인코딩에서는 클럭의 상승 에지에서 눌린 스위치를 검사하고, 해당 키 값을 외부에서 선언된 출력 포트 keyVal에 할당한다.
② 36행의 When others => null; 구문을 통해서 스위치는 모두 16비트이므로, 65,536가지 경우가 있을 수 있지만, 이 가운데 16가지 경우만 입력으로 사용되고, 나머지의 경우는 사용하지 않는다.
참고 자료
양영일, 『VHDL을 이용한 디지털 논리회로 설계』, 미래컴(2010)
노승환, 『디지털 시스템 설계 및 실습』, 한빛아카데미(2017)