[전기회로 설계 및 실습] 07.RC회로의 시정수 측정회로 및 방법 설계 (발표자료, 발표대본)

소개글

중앙대 [전기회로 설계 및 실습] 07.RC회로의 시정수 측정회로 및 방법 설계
발표 준비했던 역할 분담 및 '발표 대본'입니다.
조원들이랑 6시간 넘게 발표대본 만드느라 고생하지 말고 단 돈 1,600원으로 깔끔하게 30분 만에 발표준비 하세요.
(발표 PPT는 따로 올렸으니 따로 다운 받으세요.)

목차

없음

본문내용

1.
커패시터 : 두 개의 금속이 거리를 두고 떨어져 있거나 유전체가 두 금속사이에 삽입되어 있으면 커패시터가 됩니다.
커패시턴스 : 이 때의 인가전압 v와 유입전하 q는 서로 비례하며 그 비례상수를 커패시턴스 c라고 하고 다음과 같이 표현합니다.
q=c*v
커패시터는 직렬로 연결되있을 때 이렇게 표현되고 병렬로 연결되있을 때 이렇게 표현합니다.

<중 략>

5.
스위치가 3의 위치에 연결되면, 회로에 있어서 유일한 전압은 커패시터전압 V0이므로 스위치를 1에 연결했을 때와 반대로 전류의 방향이 반대가 되고 방전이 됩니다. 전하의 양은 감소하므로 커패시터전압은 감소하며 전류의 크기도 감소하게 됩니다.

따라서 전류와 커패시터 전압은 다음 식과 같이 표현됩니다.
t=RC 인 순간 Vc=0.368V 까지 감소하며 마찬가지로 이 시간은 회로의 time constant RC입니다.

참고 자료

없음