플립플롭

목차

1. 목적
2. 이론 내용
3. 실험 순서 (주의사항)
4. 실험결과 (표, graph, 사진, 시뮬레이션 결과)
5. 토론 (실험 내용 요약, 결과와 이론 비교)

본문내용

5. 토론 (실험 내용 요약, 결과와 이론 비교)

(1)번 실험은 R , S의 변화가 clock pulse()에 따라 어떻게 변화되는지 관찰하는 실험입니다.

는 클록이므로 0 과 1을 주기 위해서는 스위치를 low, high로 올렸다 내렸다 해주면 됩니다. 그리고 의 입력을 먼저 주고 R , S의 입력을 줍니다.
먼저 회로를 살펴보면 (단, 초기 상태는 Q = 0, = 1 이라고 가정한다.)
= 1, R = 1, S = 0일 때 위에 첫 번째 7400IC를 보면 가 1이 들어가고 S에 0이 들어가면 1이 출력되고 이 출력된 1이 두 번째 7400IC 하나의 입력에 들어가고 의 1이 들어가므로 Q = 0으로 출력 됩니다. 그리고 인버터인 = 1이 출력됩니다.

예를 들어 , R, S가 각 각 {1,0,0} {0,0,1} {1,1,1}일 때를 설명할 것입니다.

첫 번째로 {1,0,0}일 때 가 1이면 정상 작동 하므로 R 과 S의 입력을 보면 각 0,0으로 전 상태를 유지하므로 Q = 0, = 1이 출력 됩니다.

두 번째로 {0,0,1}일 때 가 0 이면 전 상태를 유지하므로 Q = 0, = 1이 출력 됩니다.
세 번째로 {1,1,1}일 때 가 1이면 정상 작동 하므로 R 과 S의 입력을 보면 {1,1}로 금지된 입력이므로 Q = 1, = 1 로 출력 됩니다.
이때 {1,1}로 출력 되는 것은 피드백으로 인해 생긴 전파지연 때문에 레이스 현상이 생기게 되는데 이 현상을 방지하기 위해서는 클록펄스의 지속시간을 전파지연시간보다 작게 하면 해결이 됩니다.

따라서 = 0 일 때는 전 상태를 유지하므로 전 상태가 출력 되고 = 1 일 때는 정상 작동하므로 R 과 S의 입력을 보는데 (0,0)일 때는 전 상태 유지, (0,1)일 때는 Set상태, (1,0)일 때는 Reset상태, (1,1)때는 금지된 입력의 특성을 갖고 있는데 위의 결과를 보면 이와 같으므로 임을 알 수 있습니다.
R , S의 변화가 clock pulse()에 따라 어떻게 변화되는지 알 수 있습니다.

참고 자료

디지틀 논리회로 실험 홍안의 지음 문운당 p 116 ~ 129