논리회로실험 9주차 결과보고서
- 최초 등록일
- 2014.01.05
- 최종 저작일
- 2013.11
- 6페이지/ 한컴오피스
- 가격 1,000원
소개글
논리회로 실험보고서입니다. (참고그림 기재)실험을 통해 나온 결과값들을 보고 직접 경향성을 찾아 이론을 증명하고 분석하였습니다.
2013년도에 작성하여 최신 보고서임을 강조하고, 보드 사진 및 분석, 그리고 파형까지 모두 작성되어 있습니다. 보고서는 매우 알차게 구성 되어있으며 `분석 및 토의`를 각별히 신경써 작성하였습니다. 참고자료로 쓰기에 좋은 레포트로 판단됩니다.
목차
없음
본문내용
1. 실험과정
[ 실험 1 ]
1. Register의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현하고, Modelsim 값과 DE2-115에서의 동작을 확인한다.
<중 략>
적색으로 동그라미 친 부분에서 enable이 0에서 1로 상승한다. (이전 시간에서의 enable값은 0이므로 이 시간동안 어떠한 값이 입력되든 아무것도 출력되지 않는다.) enable 신호가 0100일 때, 상승하였으므로 이의 값을 다음 클럭구간에서 0100을 출력한다. 0101입력구간에서 enable값과 클럭 값은 변화가 없으므로 출력 값은 유지된다. 파란 원에에서 enable은 0이 되고, 그 다음구간에서 0000이 출력된다.
보라색 부분에서 enable이 0에서 1로 상승하였으나 clock값에는 변화가 없었고(clock값이 상승하거나 하강할 때, 출력된다. - clock값을 유지하는 상태에서의 출력의 변화는 없다.) clock이 1에서 0으로 하강할 때에 대한 값이 1000으로 다음 구간에서 출력된다.
<중 략>
[ 실험 3 ]
1. Ring Counter의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현하고, Modelsim 값과 DE2-115에서의 동작을 확인한다.
참고 자료
없음