Verilog를 이용한 CPU의 제어(Control) 부분 구현 (컴퓨터 아키텍쳐 실습)

소개글

Verilog 를 이용해 CPU의 Register 와 Datapath 를 구현한 지난번 실험에 이어서 Control 을 구현하는 실습 시간의 보고서 자료입니다.

목차

1. 실험 목표
2. 내용
3. 실험 과정
4. 실험 결과
5. 느낀 점

본문내용

1. 실험 목표
CPU를 구성하는 요소 중 Control을 이해하고 구현한다.

2. 내용
Lab 05에서 구현했던 CPU가 TSC full instruction을 지원하도록 CPU의 control 부분을 verilog를 이용하여 구현한다.
구현한 CPU가 TSC instruction set을 모두 동작하는지를 확인하기 위해, TSC instruction을 모두 사용하는 프로그램을 작성한 뒤, cpu testbench에서 CPU의 정상동작을 확인한다.
Lab 06에서도 언급했으나, TSC instruction set을 처리 할 수만 있다면, 아래의 제약사항을 지키는 한 자유롭게 구현할 수 있다.
1. Register는 최대 32개만을 할당한다.
2. CPU 내부는 Datapath부와 Control 부분으로 명확히 나뉘어야 한다. (별도의 모듈을 작성한다)
3. Control은 microprogrammed 방식으로 구현한다.
4. CPU 모듈의 외부 interface는 Lab 06의 것과 동일하다.
그리고 다음과 같은 작업을 수행한다.
cpu module을 제시한 interface에 맞추어 verilog로 작성한다.
TSC full instruction 테스트를 위한 TSC assembly code를 작성한다.
위의 code를 cpu testbench의 memory 부분에 assign한다.

참고 자료

없음