Verilog를 이용한 레지스터(Register) 와 데이터패스(Datapath) 구현 (컴퓨터 아키텍쳐 실습)

소개글

CPU 를 Verilog 로 구현하는 과정의 보고서입니다. 이 보고서에는 Register 와 Datapath 를 구현하는 과정이 들어 있습니다.

목차

1. 실험 목표
2. 내용
3. 과정
4. 결과
5. 느낀 점

본문내용

1. 실험 목표
CPU를 구성하는 요소 중 Datapath를 이해하고 구현한다.

2. 내용
TSC instruction set을 처리할 수 있는 16bit-CPU의 datapath(ALU 및 Register) 부분을 Verilog를 이용하여 구현한다.
datapath 부분만으로는 CPU를 동작시킬 수 없으므로, TSC instruction set 중 ADI, ADD, LHI, and JMP의 네 가지 instruction을 수행할 수 있도록 CPU의 control 부분을 구현한다.
CPU의 동작을 확인하기 위해 위에서 제시했던 네 가지 instruction만을 사용하는 프로그램을 작성한 뒤, cpu testbench에서 cpu의 정상동작을 확인한다.
아래는 CPU의 외부 인터페이스이다.
///////////////////////////////////////////////////////////////////////////
// MODULE: CPU for TSC microcomputer: cpu.v
// Author: ...
// Description: ...

// DEFINITIONS
`define WORD_SIZE 16 // data and address word size

// INCLUDE files
`include "opcodes.v" // "opcode.v" consists of "define" statements for
// the opcodes and function codes for all instructions

참고 자료

없음