xilinx

*희*

개인인증 판매자스토어

최초 등록일: 2012.01.28
최종 저작일: 2011.05; 13페이지/ MS 파워포인트; 가격 3,000원

다운로드

장바구니

상세정보
자료후기 (0)
자료문의 (0)
판매자정보

소개글

기술경영론 혁신기업 조사하기 기말 프로젝트

본문내용

1984년 설립

`프로그래머블 로직 솔루션(Programmable Logic Solution)` 분야 선도기업으로, 지난 2008년에는 50% 이상의 시장 점유율을 확보하고, 19억 1천만 달러 이상의 매출을 기록한 우량기업.

실리콘, IP(집적회로), 개발보드, 스타터 키트 등을 만들어 고객사 설계자들이 항공우주, 국방, 오토모티브, 컨슈머, 산업용, 유무선 통신 분야 등에서 쓰이는 다양한 신제품을 개발할 수 있도록 돕고 있음

본사: 미국 캘리포니아주 산호세시에 위치. 세계적으로는 콜로라도, 아일랜드, 일본, 싱가폴 등에 주요 운영시설, 대한민국에서는 매커스, 에브넷 코리아 등 두 곳의 공식 대리점을 통해 영업 활동을 지원

통상 수백 개의 고객사를 두고 있는 전통적인 반도체 기업들과는 달리 자일링스는 현재 전세계적으로 7천 5백 개 이상의 고객사와 연간 5만여 종 이상의 디자인 건을 확보.

전세계적으로 3천여명의 직원이 근무하고 있으며, 엔지니어의 절반 정도가 소프트웨어 개발에만 전념. R&D에 중점적인 투자가 이루어짐에 따라, 고객사 요구에 따른 대응이 발빠른 것이 자랑.

참고 자료

없음

환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류	중복자료	저작권 없음	설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우	다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함)	인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우	자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

디지털 공학 실험 XILINX 결과레포트 7-segment 4페이지

1. 실험 제목 [Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증(7-segment)] 2. 실험 결과 3. 고찰 이번실험은 verilog를 사용하여 7-segment 코드를 작성하고 FPGA board를 통해 검증을 하는 실험이었다. bcd t..
디지털공학 xilinx 결과레포트 NAND2, NOR2, XOR2 4페이지

1. 실험 제목 [Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증] 2. 실험 결과 -NAND -XOR -NOR 3. 고찰 이번 실험은 HDL을 이용하여 코드를 작성하고 NEXYS-4-BOARD를 연결하여 의도한 논리 게이트와 실제 결과 값이 일치..
디지털 논리회로 Xilinx와 key, dot matrix를 활용한 패턴 저장, 표출 17페이지

디지털 논리회로 실험 학기말 프로젝트 1. 설계 목적 학기 중에 다룬 기본기술(combinational circuits, sequential circuits, shift register, table lookup using memory devices, display de..
디지털 공학 실험 XILINX 결과레포트 hlaf, full, 4-bit adder 6페이지

1. 실험 제목 [Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증(4-bit Adder)] 2. 실험 결과 -half adder -full adder -4bit adder 3. 고찰 이번실험도 저번실험과 마찬가지로 verilog를 사용하여 코드를..
시립대 전전설2 Velilog 결과리포트 2주차 9페이지

배경 이론 1) Xilinx ISE의 특징 (1) Xilinx 디바이스 제어용 ... 실험 목적 - Xilinx ISE 프로그램을 이용하여 논리회로 게이트를 프로그래밍 ... 프로젝트화해서 관리 (4) Schematic & HDL 설계 지원 2) Xilinx
Xilinx-ISE 응용 레포트 (7-segment) 9페이지

디지털논리회로 Xilinx-ISE 레포트 주제 : Seven-segment ... 확인도 끝났다. epilogue 구현을 끝마치며 BCD-7segment를 Xilinx-ISE을
기초전자회로실험 - Moore & Mealy Machine 예비레포트 7페이지

Vivado Design Suite 2014.4 : Xilinx에서 HDL ... )는 Xilinx에서 HDL 설계의 합성 및 분석을 위해 제작 한 소프트웨어 ... Xilinx : ISE (Integrated Synthesis Environment
Xilinx verilog 디지털 시계 39페이지

Hardware Implementation (Xilinx Tool 사용)16
Xilinx VHDL을 활용한 슬롯머신 설계 25페이지

디지털시스템설계 Main Project 최종보고서 제목: 슬롯 머신 설계 구분 학 과 학년 학 번 성 명 휴 대 전 화 팀장 팀원 팀원 팀원 담당 교수명: 교수님 1. 과제의 필요성 주어진 소프트웨어와 하드웨어로 가능한 창의적인 작품을 설계하는 능력과 VHDL코드 작성..
[FPGA설계] xilinx를 이용하여 FPGA를 설계 4페이지

RoV-Lab 3000와 xilinx를 이용하여 FPGA를 설계하고 실습합니다 ... AVR 모듈(Atmega 128L) + FPGA 모듈(Xilinx Spartan ... 결과 보고 이번 실습은 xilinx를 이용하여 FPGA를 설계하고 그 결과를
기초전자회로실험 - FPGA Board를 이용한 FSM 회로의 구현 예비레포트 8페이지

있다.[1] 2) Vivado Design Suite 2014.4 : Xilinx에서 ... 디자인의 합성 및 분석을 위해 제작 한 software suit이다. 3) Xilinx ... ISE (Integrated Synthesis Environment)는 Xilinx에서
기초전자회로실험 - FPGA Implementation of Shift Register (쉬프트레지스터) 예비레포트 12페이지

Vivado Design Suite 2014.4 : Xilinx에서 HDL ... )는 Xilinx에서 HDL 설계의 합성 및 분석을 위해 제작 한 소프트웨어 ... Xilinx : ISE (Integrated Synthesis Environment
xilinx를 이용한 FPGA실습 13페이지

14주차 과제 FPGA 실습 1. 설계 배경 및 목표 • RoV-Lab 3000을 이용하여 FPGA를 실습한다. • RoV-Lab 3000의 사용법을 숙지하고 구조와 각 부분별 역할을 확인한다. • 3가지 예제 LED1, 2, BUZZER를 설계하고 그 결과를 RoV-..
xilinx를 이용한 FSM설계 11페이지

13주차 과제 FSM(Finite State Machine) 설계 1. 설계 배경 및 목표 • State Machine과 Mealy, Moore Machine의 구조에 대해 이해한다. • 3-state Mealy 상태도의 VHDL Modeling Example을 참조하..
기초전자회로실험 - Sequential logic design using Verilog(순서논리) 예비레포트 7페이지

있다.[1] 2) Vivado Design Suite 2014.4 : Xilinx에서 ... 디자인의 합성 및 분석을 위해 제작 한 software suit이다. 3) Xilinx ... ISE (Integrated Synthesis Environment)는 Xilinx에서
전자전기컴퓨터설계실험2(전전설2) (2) HBE COMBO II SE VerilogHDL Lab 28페이지

Xilinx (03) Ⅱ. 본론 (04) 1. ... 실험 목적 Xilinx ISE의 사용법을 익히고 이를 활용하여 여러 소자의 ... 이로써 Xilinx에서 프로그래밍한 AND 게이트가 실제 회로에서의 AND