결과8_Output Stage
- 최초 등록일
- 2011.10.06
- 최종 저작일
- 2011.04
- 5페이지/ 한컴오피스
- 가격 3,000원
* 본 문서는 한글 2005 이상 버전에서 작성된 문서입니다.
한글 2002 이하 프로그램에서는 열어볼 수 없으니, 한글 뷰어프로그램(한글 2005 이상)을 설치하신 후 확인해주시기 바랍니다.
소개글
결과8_Output Stage
목차
I. 실험 결과
II. 고찰
본문내용
I. 실험 결과
1) Class-A Output Stage 검증
- 회로 구성도
그림 8-2의 회로에서, Q2와 관련된 회로들은 Q1output stage에 일정한 전류를 공급하는 역할을 한다. R3와 R4는 D1과 Q2에 흐르는 전류를 동일하게 하도록 구성된다. 저항 R1은 신호발생기의 일반적인 내부 저항을 나타낸다.
DC Bias:
a) 입력노드 S 를 Ground로 연결하고, 노드 B 에 부하저항을 연결하지 않는다. Supply 는 ± 5 V 이다.
b) A~F 노드의 전압을 측정하고 Q1의 전류를 구한다.
▶Q1 전류는 위와 같이 너무 작은 값이어서 측정할 수 없었습니다.
Signal Operation:
a) R2=10kΩ, load RL=10kΩ 으로 구성하고, 입력 노드 S 에 0.1 Vpp, 1 kHz 삼각파형을 인가해 준다.
b) Oscilloscope를 이용하여 노드 S, A, B 의 전압을 측정한다. S to B 전압 이득과 A to B 전압이득을 구하시오.
참고 자료
없음