캐스코드(CMOS CS Amp)설계

소개글

캐스코드(CMOS CS Amp)설계 레포트입니다.

목차

1. 설계 제목
2. 설계 목적 및 방향
3. 해석
3.1 Bias 해석 이론
3.2 Bias 해석
3.2.1 저주파 소신호 해석
3.2.2 고주파 소신호 해석
4. 시뮬레이션
5. 설계 수정
6. 고찰

본문내용

1. 설계 제목
CMOS CS Amp. 설계

2. 설계 목적 및 방향
CMOS IC로 제작 가능한 common source Amp.를 설계한다.
우리조는 Example 6.15의 Figure6.64를 설계회로로 선택했으며, 설계 공정은 를 사용하기로 하였다.
이래의 회로도는 수업 교재인 Microelectric ciorcuit(sedra smith)의 부록 CD에서 주어지는 회로도 이며, 설계과제의 Simulation은 필요에 따라 새로운 회로의 구성과 Edit Pspice model에 의하여 Parameter를 수정한 뒤 수행될 것이다.
전류전환 부하가 PMOS트랜지스터로 구현 되어 있어서 능동부하(active load)라고 부른다. Current mirror 효과에 의하여 Q1은 로 바이어스 될 것이다.
설계 프로젝트의 내용으로 Bias해석과 소신호 해석을 할 것이며 W와 L값의 변화에 따른 의 변화를 관측하겠다.
또한 와 가 어떻게 변화하고 어떤 값을 취해야 가장 효율적인지를 확인 할 것이다.

중략..

6. 고찰
0.5㎛공정으로 CS Amp를 구성해보았다.
먼저 Large signal 회로해석에서 시뮬레이션 결과 NMOS의 W가 1um or 1.2um일때 가장 이상적인 값으로 나왔다. 그래프에서 보면 알 수 있듯이 1um일때 보다 1.2um일때 감압기울기가 조금 더 큰 것을 알 수 있다. 이는 작은 신호 변화에도 매우 큰 접압이득을 얻을 수 있다. 그보다 더 큰 경우 Vout의 H->L로 떨어질 때의 Vin전압이 거의 1V이하로 나오는 것 문제점을 확인 할 수 있었다.
Small signal circuit에서 NMOS의 W의 크기가 커질수록 Mid-band gain은 높아지고 Mid-band의 폭은 줄어드는 것을 확인할 수 있다. 여기서 우리는 Mid-band의 폭이 넓은 증폭기를 설계하기로 하고 Large signal 해석에서 보듯이 W1=1.2um의 공정을 선택하였다. 또한 Rsig를 바꾸어가면서 시뮬레이션 한 결과 Rsig가 클수록 Band width가 줄어드는 것을 알 수 있었다. 따라서 Rsig값은 100Ω으로 하였다.

참고 자료

없음