반도체 칩 접착 계면에 존재하는 모서리 균열 거동에 대한 점탄성 해석

서지정보

ㆍ발행기관 : 한국전산구조공학회 ㆍ수록지정보 : 한국전산구조공학회 논문집 / 14권 / 3호
ㆍ저자명 : 이상순

한국어 초록

탄성 반도체 칩과 점탄성 접착제층의 계면에 존재하는 모서리 균열에 대한 응력확대계수를 조사하였다. 이러한 균열들은 자유 경계면 부근에 존재하는 응력 특이성으로 인해 발생할 수 있다. 계면 응력상태를 해석하기 위해서 시간 영역 경계요소법이 사용되었다. 작은 크기의 모서리 균열에 대한 응력확대계수가 계산되었다. 점탄성 이완으로 인해 응력확대계수의 크기는 시간이 경과함에 따라 작아진다.

영어 초록

The Stress intensity factors for edge cracks located at the bonding interface between the elastic semiconductor chip and the viscoelastic adhesive layer have been investigated. Such cracks might be generated due to stress singularity in the vicinity of the free surface. The domain boundary element method(BEM) has been employed to investigate the behavior of interface stresses. The overall stress intensity factor for the case of a small interfacial edge crack has been computed. The magnitude of stress intensity factors decrease with time due to viscoelastic relaxation.

참고 자료

없음