[공학]4비트 나눗셈기 설계 레포트
- 최초 등록일
- 2007.06.24
- 최종 저작일
- 2005.01
- 2페이지/ 한컴오피스
- 가격 2,000원
소개글
디지털 회로 입니다.
뺄셈기를 이용한 나눗셈기 구현입니다.
목차
1. 설계 사양
2. 이진수 나눗셈의 원리
3. 나눗셈기의 설계 방식 및 논리식
4. 구현된 나눗셈기의 논리회로도
본문내용
1. 설계 사양
• 입력: 나눠지는 수 = X3 X2 X1 X0 , 나누는 수 = Y3 Y2 Y1 Y0
• 출력: 몫 = Q3 Q2 Q1 Q0 , 나머지 = C3 C2 C1 C0
• 기능: 나눗셈
2. 이진수 나눗셈의 원리
• 나눠지는 수에서 나누는 수를 반복 빼줌으로써 나눗셈을 수행한다.
ex) 12÷3=3
➜12-(3+3+3+3)=0
3을 4번 빼줌으로써 몫은 4가 되고 나머지는 0이 된다.
3. 나눗셈기의 설계 방식 및 논리식
• X와 Y를 비교하여 X가 크다면 비교기에서는 1을 출력하여 감산기가 동작을 하게 된다.
• Y가 X보다 크다면 비교기에서는 0을 출력하여 감산기는 동작을 하지 않게 된다
• error 발생기
-제수(Y)가 0일때는 error가 출력되도록 설정
• 몫의 표현
멀티플렉서를 이용하여 비교기가 동작하였을때는 0001을 비교기가 동작을 하지 않았았을때는 0000을 출력을하여 15개의 결과값을 adder를 통한 합으로 출력한다.
참고 자료
없음