4bit 나눗셈기 설계

소개글

게이트 레벨의 4bit 나눗셈기 설계 입니다.
4bit의 제수와 4bit의 피제수가 Input으로 들어가면 연산을 통해 4bit의 몫과 4bit의 나머지가 Output으로 나오게 되는 나눗셈기 입니다.

목차

◈ 설계 사양
◈ 이진수 나눗셈의 원리
◈ 나눗셈기의 설계 방식 및 논리식
◈ 구현된 나눗셈기의 논리회로도 (Logic Diagram)

본문내용

십진수 나눗셈은 이와 반대로 나누어주는 수(제수)로 나누는수(피제수)를 여러 번 계속해서 빼나가면 되는데 그 빼나간 횟수가 몫이 될 것이고, 피제수에서 제수를 계속 빼어 나가다 더 이상 뺄 수 없을 정도까지 와서 남은 수가 나머지가 될 것이다. 예를 들면 7÷2를 계산할 때 7-2-2-2=1 와 같은 식으로 계산을 해서 2를 3번 뺏으므로 몫은 3이 되고 남아있는 숫자 1이 나머지가 된다. 또한 나머지는 절대 제수보다 크거나 같을 수 없게 된다.
이진수를 이용해 나눗셈을 한다 해도 진법의 개념은 사용하는 숫자의 개수에 대한 약속이므로 나눗셈을 하는 원리는 십진수 나눗셈과 같을 것이다. 이 외에도 피제수의 가장 큰 자릿수부터 제수와 비교해가며 몫과 나머지를 구하는 알고리즘, 순차적으로 피제수에서 제수를 빼가며 결과가 음수일 때를 판별해내는 알고리즘도 존재하지만 위에 설명한 방법은 가장 원시적인 나눗셈의 방법이고 이해도가 상당히 쉬운 편이므로 이를 이용해 나눗셈기의 Logic Diagram 을 구성해보도록 할 것이다.




◈ 나눗셈기의 설계 방식 및 논리식
피제수()에서 제수()를 빼기위한 뺄셈기가 필요할 것이고 피제수가 제수보다 클 때에만 뺄셈이 이루어지도록 하기 위해 피제수와 제수의 크기를 비교하는 비교기가 필요할 것이다. 따라서 이들 뺄셈기와 비교기, 또 조건부 뺄셈을 만들기 위한 게이트를 이용해 최종 나머지()를 만들어가는 Logic Diagram을 구성한다. 비교기는 피제수가 제수보다 클 경우()일 때에만 Output으로 1을 내보낼 것이고 이때에만 조건부 뺄셈이 이루어진다.
이러한 뺄셈의 경우의 수는 여러 가지가 있겠지만 가장 많은 양의 뺄셈연산을 수행해야 하는 경우는 인 경우로써 뺄셈을 총 15번을 하게 된다. 따라서 비교기와 뺄셈기의 개수는 각각 15개씩이 될 것이다.
비교기의 Output이 1인 경우는 뺄셈이 이루어졌다는 의미이고, 몫은 위에서 설명했듯, 뺄셈이 이루어진 총 횟수의 합이라

참고 자료

없음