논리회로설계실습-비교기-MUX-ALU-예비보고서

목차

1. 실험목표
2. 예비이론
3. 실험내용
4. 출처
5. 고찰

본문내용

1. 실험 목표
비교기와 MUX, DEMUX 그리고 ALU의 작동에 대하여 이해한다. 이를 바탕으로 입력 A의 전송, 입력 A와 B의 가산, 감산, 입력 A의 증가, 입력 A와 B의 AND, OR, XOR연산, 입력 A의 NOT 연산 기능을 가진 ALU를 Xilinx 프로그램을 사용하여 코드를 작성해 본다. 최종적으로 작성된 코드를 테스트 벤치 코드를 작성하여 시뮬레이션을 해 보아 코드가 정확히 작동하는지 확인해 본다.
2. 예비 이론
(1) 비교기(Comparator)
비교기란 두개의 입력을 서로 비교하여 그 결과를 알려주는 회로이다. 두개의 입력 A, B를 입력 받아 A가 B보다 큰 경우, A가 B보다 작은 경우, A와 B가 같은 경우를 세가지 출력으로 표현 할 수 있다. 1비트 비교기를 살펴보겠다. 1비트 비교기의 진리표를 작성해 본다.

이와 같이 A와 B의 크기가 같은 경우 이에 대응하는 출력이 1값을 출력하도록 하였으며 위의 진리표에서는 Z로 표기 하였다. 마찬가지 A가 B보다 큰 경우, A가 B보다 작은 경우에 대하여 각각 X, Y의 값이 1을 출력하도록 작성되었다. 따라서 위의 진리표를 통해 입력과 출력에 관한 논리식을 구해보면 다음과 같다.

X=AB^' Y=A^' B Z=A^' B^'+AB

더 많은 비트(n 비트)비교기의 원리를 알아보겠다. 먼저 두 수의 최상위 비트를 먼저 비교하여 크거나 작다면 차상위 비트를 비교 할 필요 없이 그 결과가 출력값이 된다. 하지만 두 수의 크기가 같다면 다음 단을 비교하여 똑같은 과정을 반복한다. 즉, 1비트 비교기를 최상위 비트부터 비교하며 두수의 크기가 다른 경우 그 결과값을 출력값으로 만든다. 4비트 비교기를 예로 들어 보겠다. 4비트 비교기의 구성도는 다음과 같다.

참고 자료

두산백과 doopedia ‘멀티플렉서[multiplexer]’ Retrieved April 10, 2017, from
<http://www.doopedia.co.kr/search/encyber/new_totalSearch.jsp>
두산백과 doopedia ‘산술논리연산장치 ALU’ Retrieved April 10, 2017, from
<http://www.doopedia.co.kr/doopedia/master/master.do?_method=view&MAS_IDX=150723001500330>
“05_조합회로+설계+-+비교기_+MUX_+ALU”, PDF, Retrieved April 10, 2017, from
<http://www.icampus.ac.kr/front/study/DataAction.do?method=view&lmsBdotSeq=2504115&lmsBlbdId=4 >
컴퓨터인터넷IT용어대사전 전산용어사전편찬위원회, 2011. 1. 20. 일진사 “디멀티플렉서[demultiplexer]” Retrieved April 10, 2017, from
< http://terms.naver.com/entry.nhn?docId=820497&cid=42344&categoryId=42344>