8421(BCD) 가산기 설계 제안서 및 설계 결과 보고서

소개글

- 4bit 2진 전가산기 소자인 74LS87을 이용하여 8421(BCD) 가산기를 설계한다.

목차

Ⅰ명제

Ⅱ개요

Ⅲ설계 순서
1.8421(BCD) Code
2.전가산기(Full Adder)
3.전가산기의 선정
4.설계의 구성
5.회로 구성

Ⅳ컴퓨터 시뮬레이션
1.회로도
2.컴퓨터 시뮬레이션 결과

Ⅴ실험
1.Breadboard 회로도
2.실험 결과

Ⅵ실험 결과 분석

Ⅶ결론

Ⅷ참고문헌
첨부 DataSheet

본문내용

- 4bit 2진 전가산기 소자인 74LS87을 이용하여 8421(BCD) 가산기를 설계한다.

- 74LS87소자는 4bit 2진 전가산기 소자이다. 따라서 74LS87의 구조를 이해하고 전가산기를 이용한 가산회로의 설계를 할 능력을 배양한다. 이번 설계에서는 앞서 설명한 소자를 이용하여 8421 Code인 Binary-Coded Decimal 가산기를 설계한다. BCD는 0~9까지의 10진수 1자리를 4비트의 2진수로 표현한 것이며 10진수를 나타낼 경우 8-4-2-1이라는 자리값을 부여한 4bit 2진수로 표현되고, 자리값의 합이 10진의 1자리를 나타내는 특징이 있다.

1. 8421(BCD) Code
- 8421(BCD) Code(Binary Coded Decimal Code : 2진화 10진 코드)는 10진수의 0부터 9까지를 2진화한 코드로서 실제 표기는 2진수이지만 10진수처럼 사용한다. 즉 1010부터 1111까지의 6개는 사용되지 않는다.

2. 전가산기(Full Adder)
- 전가산기는 3개의 입력 비트들의 합을 계산하는 조합회로로 전가산기는 3개의 입력과 2개의 출력으로 구성된다. 와 로 표시된 입력 변수들은 더해질 현재 위치의 두 비트이며, 로 표시된 세 번째 입력 변수는 바로 전 위치로부터의 캐리이다. 3개의 비트를 더할 때 합은 0부터 3까지 나올 수 있고, 2와 3을 2진수로 표시하는데 2개의 자리수가 필요하므로 2개의 출력이 필요하다. 두 출력 중 합에 대해서는 S라는 기호로, Carry에 대해서는 C라는 기호로 표시한다. 3개의 비트의 합을 계산하여 앞의 자리수는 출력 Carry 가 되며, 뒤의 자리는 S로 표시된다. 전가산기의 진리표는 다음과 같다.

참고 자료

전자통신전공실험, 김인태 저, 상학당.
하이브리드 회로설계, 이영훈 저, 상학당.
디지털 논리설계 및 실험, 이영훈, 오병주 공저, 남두도서

압축파일 내 파일목록

.._db_123123.sim.cvwf.pdf
123123.bdf_.pdf
8421 가산기 설계 결과보고서.hwp
8421 가산기 설계 제안서.hwp
C360_2012-04-23-16-53-36.jpg
Data Sheet/7483.pdf
Data Sheet/and2.pdf
Data Sheet/or3.pdf
Data Sheet/xor2.pdf
FA_4.pdf
FA_4_circuit.jpg
FA_4_circuit.pdf
IMG_20120423_171908.jpg
제목 없음.bmp