[논리회로] 비동기 회로
- 최초 등록일
- 2002.11.07
- 최종 저작일
- 2002.11
- 5페이지/ 한컴오피스
- 가격 5,000원
목차
목 적
기 본 이 론
실 험 결 과
1. My PLD를 이용하여 비동기 회로의 JEDEC 파일을 생성하시오.
2. 출력 파형을 작성하시오.
※ 고 찰
<비동기 카운터>
1. 개 요
2. 하향 카운터
본문내용
목 적
비동기 회로의 개념과 동작특성을 익히고, 설계하는 방법을 습득하여, PLD를 이용한 회로 구현과 시뮬레이션을 통한 회로의 검증을 수행한다.
기 본 이 론
플립플롭이나 이와 다른 별도의 메모리 소자가 없이 단지 게이트만으로도 비동기 회로를 구성할 수가 있다. 예를 들면, 그림 21.1의 회로에서 점선으로 그려진 박스 내에 지연소자가 있는 회로는 OR-게이트 출력에서 AND 게이트 입력으로 두 개의 궤환(feedback) 경로가 있다. 이들 궤환경로에 있는 두 상태변수 Q1과 Q2가 존재함을 유의하자. 회로의 각 게이트는 게이트와 관련된 약간의 지연 값을 갖는다. 즉, 출력은 게이트 입력이 변화된 다음 약간의 시간이 지난 후 발생된다. 해석을 하기 위해 궤환 경로와 관련된 모든 지연값을 "delay"로 표기된 단일 박스에 집어넣는 것이 편리하다. 상태변수는 각 지연소자 출력과 관계가 있다. 주어진 어떤 임의의 지연소자 입력이 0(또는1)이라면, 지연 시간이 경과된 후에 출력은 0(또는1)이 된다. 그렇게 되면 지연소자 입력은 지연소자 출력의 다음 상태를 나타내고 Q1 출력을 갖는 지연 소자가 Q1+로 표기된 입력을 갖는다.
참고 자료
없음