[Flowrian] Mod-10 인코더 & 디코더 회로의 Verilog 설계 및 시뮬레이션 검증
- 최초 등록일
- 2011.12.08
- 최종 저작일
- 2011.11
- 17페이지/ 압축파일
- 가격 1,000원
소개글
Mod-10 인코더(Encoder)란 10 진수 값을 구분하는 10개의 신호선을
BCD (Binary Coded Decimal) 의 4개 신호선으로 압축하는 회로이고,
Mod-10 디코더 (Decoder)는 반대로 4비트 BCD 값을 구분하여 10 개의
신호선으로 복원하는 회로이다.
설계는 Verilog 언어를 이용하여 모델링 되었으며,
테스트벤치도 Verilog로 작성하여 시뮬레이션으로 논리동작을 검증하고
결과 파형을 분석하여 설계가 올바로 되었음을 증명한다.
(주)시스템 센트로이드의 Flowrian으로 설계되었으며
Verilog 소스를 포함하여 Flowrian 관련 모든 데이터가 제공된다.
목차
Flowrian / Verilog
본문내용
Mod-10 인코더 & 디코더 회로의 동작은 Verilog 언어가 제공하는 두가지 방식,
Behavior 와 Structure 관점에서 전가산기의 논리동작을 모델링한다.
Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.
1. Mod-10 인코더 & 디코더 회로의 사양
2. Behavior 형식 Mod-10 인코더 회로의 Verilog 설계 및 검증
3. Structure 형식 Mod-10 인코더 회로의 Verilog 설계 및 검증
4. Behavior 형식 Mod-10 디코더 회로의 Verilog 설계 및 검증
5. Structure 형식 Mod-10 디코더 회로의 Verilog 설계 및 검증
6. Mod-10 코덱 테스트 회로의 Verilog 설계 및 검증
참고 자료
없음
압축파일 내 파일목록
CodecMod10_design_20111117.zip
CodecMod10_v1_20111122.pdf