[Flowrian] Hamming 코드 기반 Error Detection/Correction 회로의 Verilog 설계 및 시뮬레이션 검증

소개글

Error Detection/Correction 회로는 데이터를 송수신 하면서 외부 환경에
영향을 받아서 오류가 삽입되는 경우 수신측에서 메시지의 에러를 검출하거나
교정할 수 있도록 하는 가능을 수행한다. 오류를 검출하거나 교정하려면 원래의
데이터와 더불어 여분의 메시지를 추가하여야 한다.

해밍 코드(Hamming code)는 오류 정정 부호의 일종으로서 이 코드를 발명한
리처드 해밍 (R. W. Hamming)의 이름을 따라 명명되었다. 보통 해밍 코드라고
할 때는 해밍 (7,4) 부호를 가리키는데 1 비트 오류만 일어날 때는 오류를
정정할 수 있고, 2 비트까지의 오류를 검출할 수 있다.

설계는 Verilog 언어를 이용하여 모델링 되었으며,
테스트벤치도 Verilog로 작성하여 시뮬레이션으로 논리동작을 검증하고
결과 파형을 분석하여 설계가 올바로 되었음을 증명한다.

(주)시스템 센트로이드의 Flowrian으로 설계되었으며
Verilog 소스를 포함하여 Flowrian 관련 모든 데이터가 제공된다.

목차

Flowrian / Verilog

본문내용

본 예제회로는 프로세서와 메모리가 서로 데이터를 송수신하다가 오류가 발생한 경우
자동으로 오류를 수정하는 EDAC (Error Detection And Correction) 인터페이스 회로이다.

프로세서가 메모리로 데이터를 전송하는 경우는 16 비트 데이터에 6 비트의 해밍 코드를
추가하여 22 비트의 데이터를 메모리로 전송한다. 반대로 메모리에서 프로세서로 데이터를
전송하는 경우는 22 비트 데이터를 분석하여 하나의 비트만에 오류가 발생한 경우는
원래의 비트로 복귀하여 16 비트 데이터를 제공하고 2개 비트에 오류가 발생한 경우는
원래의 비트로 복귀하지는 못하고 데이터에 오류가 존재함을 감지하여 프로세서에 알린다.

Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.

참고 자료

없음

압축파일 내 파일목록

EDAC_design_20111029.zip
EDAC_v1_20111029.pdf