[전자회로실험] 결과2 전류-전압 변환회로

소개글

[전자회로실험] 결과2 전류-전압 변환회로

목차

없음

본문내용

※토의
역시 약간의 오차는 존재 하였지만 를 대체로 만족 하였고 시뮬레이션 값과 비교하여도 꽤 정확한 값이라고 할 수 있었다. 이 실험에서 실제 과 값을 각각 1kΩ , 10kΩ 으로 하였기 때문에 입력전류가 11배 증폭되어 출력되었으며 실험2 와 마찬가지로 출력임피던스가 무한이기 때문에 출력전류는 입력전류에 직접 비례한다. 또한 입력이 OP-AMP의 (-)단자로 입력 되었으므로 출력은 입력과 180∘의 위상 차를 보인다.



※전체 실험에 대한 토의
연산증폭기 회로에는 4가지 기본적인 형태가 있는데 이번실험을 통해 그 중 3가지인 전압-전류 변환기, 전류-전압 변환기 그리고 전류 증폭기 회로에 대해 실험 하였고, 실험을 통해 각기 다른 특성을 알아 볼 수 있었다. 입력전압이나 입력전류를 정하고 또 바꾸어 주기위해 가변저항을 미세하게 조절할 필요가 있었는데 이 부분에서 약간의 오차가 발생 하였으나 실험에 대해 이해하는 데는 크게 지장이 없었다. 그리고 실험 초반, 전압을 잴 때는 관계 없지만 회로에서 전류를 잴 때 재고자 하는 부분에 전류계를 직렬로 연결하였어야 하는데 병렬로 연결하여 재는 기초적인 실수를 범하여 실험 진행이 더뎌지기도 하였으나 전반적으로 막힘없이 진행되었고 결과 값도 잘 나왔기에 만족스러운 실험이 아니었나 생각된다.

참고 자료

없음