Structural & Behavioral 32bit Adder 구현을 통한 VHDL 코딩 분석

소개글

VHDL로 32bit adder를 Behavioral과 structural로 구현한 후, 차이점을 확인함을 통하여 실제 회로의 동작과 이론적 구현(process) 사이의 차이를 확인한다.

목차

1. 목적
2. 이론
1) VHDL의 표현
2) Process문
a. Process를 사용할 경우 (Process문)
b. Process를 사용하지 않을 경우 (VHDL 병행문)
3. 과정
4. VHDL Code
1) behavioral
2) structural
4. waveform timing simulation (분석의 편의를 위해 5bit만 사용)
1) behavioral
2) structural
5. simulation 분석
6. behavioral-process구성
7. reference

본문내용

1. 목적
-VHDL로 32bit adder를 Behavioral과 structural로 구현한 후, 차이점을 확인함을 통하여 실제 회로의 동작과 이론적 구현(process) 사이의 차이를 확인한다.

2. 이론
1) VHDL의 표현
VHDL에서 특정 모듈에 대한 동작의 표현은 크게 절차적 표현과 기능적 표현, 그리고 데이터 흐름적 표현으로 구분될 수 있다.
절차적 표현은 C 프로그램에서처럼 설계하고자 하는 디지털 회로를 하드웨어의 구조와는 직접적인 관계가 없이 단순히 시스템의 동작을 알고리즘 레벨에서 나타낸 것을 말한다. 이러한 절차적 표현은 일반적으로 앞서 설명한 process문 내에서 주로 사용되며 가장 높은 수준의 추상적 설계를 가능케 한다. 즉 일반 수학적 알고리즘을 사용해 프로그래밍이 가능한 모델링 기법이다.
기능적인 모델링은 계층적 설계에서 유용하게 사용되는 방식으로 하위 모듈을 호출하기도 하고, 로직 게이트를 직접 표현하기도 한다. 3가지 모델링 기법 중 가장 하드웨어와 가까운 모델링 기법이라 할 수 있다. 즉 게이트, 버스 등을 비롯한 각각의 하드웨어 컴포넌트들 간의 직접적인 연결을 프로그래밍을 통해 수행한다.
끝으로 데이터 흐름적 모델링 기법이 있다. 이는 절차적 방식과 기능적 방식의 중간 단계 정도에 해당하는 모델링 방법으로서 자료의 흐름을 나타내듯이 시스템의 기능을 나타낸다. 말 자체가 의미하는 바와 같이 신호 및 자료의 제어 흐름의 표현에 초점을 맞추는 설계방식이다. 주로 연산자나 함수 등을 사용해 표현되며, 병행 신호 할당문에 의해 기술된다.

2) Process문
a. Process를 사용할 경우 (Process문)
프로세스의 수행 규칙은 하드웨어 수행과 유사하다. 하드웨어 장치에 전원이 들어오면, 이때의 입력에 응답하여 해당하는 출력을 내보내고, 모든 수행이 종료된 이후에 꺼진다. 이와 유사하게, 프로세스가 수행되면 일련의 입력 자극에 응답하여 일련의 신호 변환을 수행하고, 마지막에 종료되거나 시뮬레이션의 끝 지점에서 작동을 멈춘다.

참고 자료

1) INTRODUCTION TO DIGITAL LOGIC DESIGN, JOHN.P. HAYES, ADDISON WESLEY publishing, 1994
2) Digital Systems Design Using VHDL, Charles H. Roth, Jr, THOMSON pulishing, 2007
3) VHDL설계를이용한디지털논리, STEPHEN BROWN , 박도순 역, MCGRAW-HILL publishing, 2006