xilinx를 이용한 ROM, RAM설계
- 최초 등록일
- 2010.06.24
- 최종 저작일
- 2010.05
- 17페이지/ MS 파워포인트
- 가격 1,500원
소개글
논리회로설계실험 중에서 xilinx프로그램을 이용한 ROM, RAM의 설계 레포트입니다. 실험에 필요한 이론과 설계 소스, 시뮬레이션 결과 모두 나와있고 토의까지 포함되어 있습니다.
목차
1. 설계 배경 및 목표
2. 관련 기술 및 이론
3. 설계 내용 및 방법
4. 설계 결과
5. 토의
본문내용
• ROM과 RAM의 정의와 특성을 이해하고 data type에 대해 알아본다.
• Clock의 rising edge에서 동작하고 동기 enable기능을 갖는 3X8 ROM을 VHDL로 설계한다(ROM table은 임의로 작성).
• Clock의 rising edge에서 동작하고 동기 enable, write enable기능을 갖고 4-bit Read/write address와 4-bit 입출력을 가지는 RAM을 VHDL로 설계한다.
• 설계한 RAM과 ROM을 시뮬레이션 해보고 ROM은 ROM table의 결과가 모두 나오는지, RAM은 en값과 we값에 따라서 파형이 어떻게 변하는지 관찰한다.
4. 설계 결과(2) RAM
en=1 we=0
en=1 we=1
en=1 we=0
5. 토 의
이번 실습은 데이터를 저장하는 소자인 ROM과 데이터를 읽고 쓰기(Read & Write)가 가능한 RAM에 대한 것이었다. 수업시간에 배운 데이터 형 중에 복합 데이터 형을 이용하여 ROM과 RAM을 설계하였다. 8-bit data를 가지는 ROM의 설계는 Hand-out에 제시된 ROM의 코드를 데이터의 크기와 address의 값을 바꿈으로서 쉽게 설계할 수 있었다.
RAM의 설계는 ROM과 다르게 쓰기가 가능하므로 쓰기 기능을 넣기 위해 write enable(we)을 썼다. ram_table 설정 시에는 RAM은 값이 바뀔 수 있기 때문에 constant가 아닌 signal로 바꿔주었다.
*
5. 토 의
이번 실습으로 RAM과 ROM의 차이점인 읽기와 쓰기 가능 여부를 확인하였다. ROM은 항상 기억해야 할 data가 있을 때 사용하고 RAM은 자주 읽고 쓰는 data가 있을 때 사용하는 것이므로 용도에 맞게 써야 할 것이다.
*
참고 자료
없음