[asic] asic설계(sisc)

등록일 2001.12.02 한글 (hwp) | 17페이지 | 가격 1,000원

목차

1. 8-bit micro processor
2. ALU와 MUX
3. Accumulator와 메모리 IR과 MDR
4. 각 Instruction의 Timing과 Program Counter(PC)
5. 전체 블록 다이어그램
6. 전체 CISC 설계와 결과 SIMULATION
7. 프로그램 변경
8. 결론및 고찰

본문내용

1. 8-bit 마이크로 프로세서

이번 프로젝트로 설계하는 마이크로프로세서는 기본적인 기능만이 가능하게 한 간단한 8-bit 마이크로 프로세서이다. 구조와 기능을 간단히 설명하면 이러하다.
마이크로프로세서의 모든 컴포넌트들은 8-bit 데이터를 위한 양방향 데이터 버스와 16-bit주소를 위한 단방향 주소 버스로 연결되어 있다. 구조를 크게 제어 블록(cisc), 프로 그램 카운터 블록(clockgen), 레지스터 블록(cisc_memory)의 세 블록으로 나누어 볼수 있다.

*원하는 자료를 검색 해 보세요.
  • [ASIC] VHDL, Verilog, SystemVerilog의 비교 7페이지
    VHDL, Verilog, System Verilog의 비교 ... HDL 의 기술적 특징을 비교하겠다. · VHDL(IEEE-Std 1076 ... 도표는 좀 더 자세한 특성별 비교를 나타낸다. VHDL VHDL은 막강하고
  • [asic] vhdl을 이용한 시계 설계 8페이지
    VHDL을 이용한 디지털 시계 설계 4) 현재는 달과 일을 각각 ... , 수정 이전상태의 VHDL소스를 보자. 우선 고쳐야 할 부분인 date ... : VHDL_Watch -- Author : SingaSong
  • [vhdl] asic설계실험 발표자료 10페이지
    ..PAGE:1 A S I C 설 계 실 험 (스톱워치 설계) 전자공학 ..PAGE:2 1. 전체 구성도 ..PAGE:3 2. 각 블록 설명 Top ★ 전체 블록의 signal들을 관리해줌 ..PAGE:4 2. 각 블록 설명 State Machine ★ 세 단계의 st..
  • [asic] vhdl을 이용한 counter 설계 6페이지
    -counter를 VHDL을 이용해 설계할 것이다. 따라서 00000에서 ... 되는 0에서 31까지 세는 counter가 될 것이다. 2. VHDL
  • [디지털] VHDL 강좌4 - ASIC 용어 요약 5페이지
    ASIC 용어 요약 1 ASIC : Application ... 도체:Standard IC )와 상대적인 개념으로 특정 용도 IC(ASIC ... ASIC 벤더(Vendor)회사에 특정된다. 8. CIF
  • [asic] vhdl을 이용한 전가산기 설계 5페이지
    . VHDL code와 파형 1) 전가산기(Dataflow) VHDL을 이용한 디지털 시스템 설계책의 부록
  • [asic] vhdl을 이용한 seven segment 설계 5페이지
    수준(behavioral level)에서 VHDL로 구현하면 간단한 입 ... 주는 것이다. 2. VHDL code와 파형 <파형> 1 ... VHDL로 모델링 한 경우를 보자. port (BCD : in std_logic
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      [asic] asic설계(sisc)