[asic] asic설계(sisc)

등록일 2001.12.02 한글 (hwp) | 16페이지 | 가격 1,000원

목차

1. 8-bit micro processor
2. ALU와 MUX
3. Accumulator와 메모리 IR과 MDR
4. 각 Instruction의 Timing과 Program Counter(PC)
5. 전체 블록 다이어그램
6. 전체 CISC 설계와 결과 SIMULATION
7. 프로그램 변경
8. 결론및 고찰

본문내용

1. 8-bit 마이크로 프로세서

이번 프로젝트로 설계하는 마이크로프로세서는 기본적인 기능만이 가능하게 한 간단한 8-bit 마이크로 프로세서이다. 구조와 기능을 간단히 설명하면 이러하다.
마이크로프로세서의 모든 컴포넌트들은 8-bit 데이터를 위한 양방향 데이터 버스와 16-bit주소를 위한 단방향 주소 버스로 연결되어 있다. 구조를 크게 제어 블록(cisc), 프로 그램 카운터 블록(clockgen), 레지스터 블록(cisc_memory)의 세 블록으로 나누어 볼수 있다.

*원하는 자료를 검색 해 보세요.
  • VHDL을 이용한 디지털시계설계 31페이지
    1. 전체적인 디지털시계설계 소개 - VHDL 구문을 이용하여 디지털시계를 설계하는 것이며 7-Segment의 동작원리에 대해서 이해하고, VHDL을 이용한 7-Segment 제어 방법을 익힌다. - 시계회로를 설계하면서 ..
  • VHDL을 이용한 교통신호기제어 10페이지
    1. 교통신호기 제어의 설계 1) 설계의 목표 ◇ 사거리신호를 기준으로 특정 시간을 주기로 LED가 제어되는 신호등의 구현. ◇ 점멸기능의 추가 (점멸 버튼을 누르면 황색램프와 보행자 신호가 점멸되는 기능이 추가되는 신호..
  • VHLD을 이용한 Digital Door-Lock(디지털 도어락) 0페이지
    1. project 설명 아파트에서 사용할 수 있는 Digital Door-lock을 설계. 공동 현과 Door-lock과 Elevator, 개인 현과 Door-lock을 연계시켜서 설계. .... 2. projec..
  • vhdl 프리젠테이션 지료(영문) 33페이지
    ***Why is High-Level Simulation Required Faster time-to-market - Reduced prototype return - Less time in the la..
  • 세븐 세그먼트 4페이지
    - 코드분석 : port (clk,rst : in std_logic; bcd_in : in std_logic_vector (3 downto 0); seg_out : out std_lo..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      [asic] asic설계(sisc)