"2주차 예비" 검색결과 1-20 / 59,171건

• 

  물실2 2주차예비

  리포트 | 4페이지 | 2,500원 | 등록일 2021.09.23

  다운로드 장바구니
• 

  2주차_2장_예비보고서_다이오드특성

  이기에 2mA에서의 = 26.9965 Ω Si 다이오드에 대해서 = 2mA에서 AC 저항을 계산한다. = 2mA -> == 13 => 13Ω (a)와 (b), (c)와(d)를 비교하라 ... Pspice Simulation 결과2() 인가된 전압 구간(E): 0V~12V 이 2V~10V일 때 1V간격으로 기록한다. ... Pspice Simulation 결과 2) 인가된 전압 구간(E): 0V~12 이 2V~10V일 때 1V간격으로 기록어스(Ge) 회로도 ( pspice에 소자가 없어 D1N6095로

  리포트 | 20페이지 | 3,000원 | 등록일 2023.11.30

  다운로드 장바구니
• 

  2주차 과산화수소 제조 실험 예비 레포트

  Material: BaO2(5g), H2SO4, Pb(NO3)2, MnO2(0.5g), H2O2(3%), K2CrO7(1g), KMnO4, TiO2또는Ti(SO4)2, Ether5. ... Object:(1) 과산화물에 산을 작용시켜 과산화수소를 제작한다.(2) H2O2의 산화, 환원 작용을 비교하고 검출된 H2O2를 확인한다.(3) H2O2의 안정성을 검토한다.3. ... Theory:(1) PbS의 흑색 침전은 백색 PbSO4가 된다.(2) H2O2의 산성 용액에 K2Cr2O7을 작용시키고 결과를 관찰한다.(3) H2O2는 KMnO4와 같은 강한 산화제와

  리포트 | 6페이지 | 1,000원 | 등록일 2024.06.15

  다운로드 장바구니
• 

  시립대 전전설2 [2주차 예비] 레포트

  . 2) symbols에서 XOR 게이트 2개 AND 게이트 2개 OR 게이트 한 개 schemetic에서 만들어주고 만들어준 source를 add source를 이용해서 삽입하여준다 ... . 2) symbols에서 XOR2, AND를 schemetic에서 만들어주고 만들어준 source를 add source를 이용해서 삽입하여준다. 3) and gate의 각 포트별로 ... . 2)symbols에서 and2를 schemetic에서 만들어주고 만들어준 source를 add source를 이용해서 삽입하여준다. 3)and gate의 각 포트별로 포트 핀 번호를

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  디지털시스템실험 2주차 예비보고서

  스위치)뿐만 아니라 고수준(설계, 동작)까지 설계를 할 수 있도록 허용하며 이는 VLSI(Very Large Scale Integration)설계 및 칩 제작을 이끌어준다. ... HBE-COMBO2-DLD PIN Map 실험에 사용되는 HBE-COMBO2-DLD FPGA 보드는 다음과 같은 I/O 들로 구성되어 있다. A. Clock B. Reset C. ... Quartus 13.0, ModelSim 13.0 설치 2. Quartus를 통한 VerilogVHDL 프로그래밍 1. File -> New Project 메뉴를 선택한다. 2.

  리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

  다운로드 장바구니
• 

  일반생물학실험(2) 13주차 예비레포트

  Subject: Enzyme digestion 2. ... 이들은 아데노실메티오닌 및 Mg2+ 보조 인자를 모두 필요로 한다. Type IIE 효소는 2개의 인식 서열 사본과의 상호 작용에 따라 DNA를 절단한다. ... Type l은 E. coli 의 2가지 다른 균주인 K-12와 B에서 처음으로 발견되었다.

  리포트 | 2페이지 | 1,500원 | 등록일 2022.06.08

  다운로드 장바구니
• 

  4주차 기초전기실험 예비보고서 2

  4주차 기초전기실험 예비보고서(5장) 제출일 전공 전자공학과 과목 기초전기실험 학번 담당교수 이름 실험 5. ... 따라서 각 전류 I1, I2, I3 와 I4, I5 의 크기는 I1 = 10V ÷ 1kΩ =0.01A I2 = 10V ÷ 2.2kΩ =0.004545A I3 = 10V ÷ 470Ω ... 위와 마찬가지로 옴의법칙 V = I × R 을 이용하여 V1 = I1 × R1 = 0.012658 × 100 = 1.2658 V V2 = I2 × R2 = 0.012658 × 220

  리포트 | 6페이지 | 1,000원 | 등록일 2022.03.23

  다운로드 장바구니
• 

  시립대 전전설2 [8주차 예비] 레포트

  전자전기컴퓨터설계실험 Ⅱ pre-report 8주차: 7-segment, Piezo 1. Introduction (실험에 대한 소개) 가. ... Essential Backgrounds for this Lab 7-Segment Decoder 숫자나 문자를 표시해주는 장치 8개의 LED로 구성되어 있으며, 각각의 LED에 불이 ... 일반적인 7-Segment를 말하며, Common Cathode와 Common Anode Type이 있다 장치에는 Common Cathode 방식을 사용하여, High 값을 전달해 주었을

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [4주차 예비] 레포트

  가산기는 산술 논리 장치뿐만아니라 주소값, 테이블 색인 등을 더하는 프로세서의 한 부분으로 사용되고 있다. ... 전자전기컴퓨터설계실험 Ⅱ Pre-report 4주차: Combinational Logic을 설계 및 실험 1. Introduction (실험에 대한 소개) 가. ... 이진화 십진법, 3초과 부호와 같은 여러가지 수학적 연산을 수행하는 가산기를 구성할 수 있지만, 대부분의 가산기는 2진수의 합을 계산한다. 2의 보수나 1의 보수를 이용하여 음수를

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [7주차 예비] 레포트

  전자전기컴퓨터설계실험 Ⅱ Pre-report 7주차: Sequential Logic 2 1. Introduction (실험에 대한 소개) 가. ... 출력이 현재상태로만 결정되는 Moore 머신과 출력이 현재상태와 입력에 의해서 결정되는 Mealy 머신으로 구분이 된다. 2. ... Compile -> Simulation에서 조건에 맞도록 파일 수정 -> Simulation -> Generate Programming File 실행 IMPACT 실행 -> 동작 확인 2)

  리포트 | 7페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [5주차 예비] 레포트

  Essential Backgrounds for this Lab 디코더 디코더란 n비트의 2진코드 값을 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로를 말한다 ... (XST RUN 문제) 해결방법으로는 in3의 변수를 제거를 하고 case 문에서 default의 값은 y로 지정을 해주고 case를모든 경우의 수를 선언해주면 컴파일의 오류가 발생하지 ... 첫번째 문제점은 in3가 필요하지 않은 곳에 들어간 것이다. case에 대한 변수 선언을 해줄 때 in3가 들어간 것이다.

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [3주차 예비] 레포트

  저항성 pulldown에 의해 접지로 연결되는 net tri1 저항성 pullup에 의해 접지로 연결되는 net trireg 물리적인 net에 저장되는 전하를 모델링하는 net 2. ... 전자전기컴퓨터설계실험 Ⅱ Pre-report 3주차: Logic Design using Verilog HDL 1. Introduction (실험에 대한 소개) 가. ... 라고 위키백과에서 정의되어있습니다, 한마디로 어떤 하드웨어를 언어 형태로 기술해서 그 결과물을 Logic synthesizer에 전달해 주는 것이 베릴로그 HDL이라고 할 수 있습니다

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [9주차 예비] 레포트

  전자전기컴퓨터설계실험 Ⅱ Pre report 9주차: Display Control 1. Introduction (실험에 대한 소개) 가. ... (N=1) 또는 1행(N=0)으로 설정하며, 화면의 밝기를 BR1~0에 의해 100%, 75%, 50%, 25%로 설정을 해줄 수 있다. ... blogId=rlakk11&logNo=220357833826&proxyReferer=https%3A%2F%2Fwww.google.co.kr%2F 2) http://thinkpiece.tistory.com

  리포트 | 12페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [1주차 예비] 레포트

  GND 처리를 해준다. 6) 스위치의 개폐 여부에 따라서 달라지는 파형을 측정한다. (2) Procedure of Lab 2. ... GND 처리를 해준다. ... (TTL 7408와 두 번째 다이오드를 직렬연결하고 저항 220Ω을 연결해주고 GND 처리를 해준다. ) 6) 스위치의 개폐 여부에 따라서 달라지는 파형을 측정한다. 나.

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [6주차 예비] 레포트

  전자전기컴퓨터설계실험 Ⅱ Pre-report 6주차: Sequential Logic 1 1. Introduction (실험에 대한 소개) 가. ... 클럭의 Rising Edge일 때, 레지스터 A에 저장되어 있는 A3, A2, A1, A0 데이터는 레지스터 B의 B3, B2, B1, B0으로 전송됨. ... Essential Backgrounds for this Lab 래치(LATCH) 2개의 NAND게이트 게이트로 구성된 래치의 동작 래치(LATCH) 2개의 NOR 게이트로 구성된 래치의

  리포트 | 7페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  2주차 Solution polymerization of Styrene예비보고서

  참고문헌 1. 4주차 용액중합. ... 예비보고서 작성자: 20160272 김영은 제목 Solution polymerization of Styrene 최종목표 및 세부목표 ? ... 고분자 중합의 분류 및 종류 2. 용액 중합의 장?

  리포트 | 6페이지 | 1,500원 | 등록일 2019.07.07

  다운로드 장바구니
• 

  시립대_전전설2_Velilog_예비리포트_7주차

  Verilog HDL 실습 7주차예비리포트 Major 전자전기컴퓨터공학부 Subject 전자전기컴퓨터설계실험2 Professor Student ID Number Name submit ... 실험 목적 2. 배경 이론 3. 실험 코드 분석 4. 참고 문헌 1. ... COUNTDOWN : 이 곳에 Clock을 넣어주게 되면 DownCounter가 된다. A,B,C,D : 4비트의 Input값을 넣어주는 부분이다.

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11 | 수정일 2022.04.21

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 예비리포트 3주차

  Verilog HDL 실습 3주차예비리포트 Major 전자전기컴퓨터공학부 Subject 전자전기컴퓨터설계실험2 Professor Student ID Number Name submit ... 실험 목적 Verilog HDL문법을 이해해보자 AND gate 설계 NAND gate 설계 Full adder 설계 (두 가지 방법으로) 2. ... preview 1bit Full Adder –Gate Primitive Modeling 1bit Full Adder –Behavioral Modeling 4bit Full Adder – 2

  리포트 | 9페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 예비리포트 7주차

  Verilog HDL 실습 7주차예비리포트 Major 전자전기컴퓨터공학부 Subject 전자전기컴퓨터설계실험2 Professor Student ID Number Name submit ... 핀 설정 2. ... COUNTDOWN : 이 곳에 Clock을 넣어주게 되면 DownCounter가 된다. A,B,C,D : 4비트의 Input값을 넣어주는 부분이다.

  리포트 | 17페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  시립대_전전설2_Velilog_예비리포트_1주치

  예상 결과 - 이번 실험에서는 저항, 콘덴서 등과 같이 회로에 큰 영향을 주는 부품들을 사용하지 않고 단순하게 스위치를 껐다 켰다하면서 특정한 값을 입력해주면 그 입력값들에 의한 출력값이 ... Gate IC) 저항(4.7kΩ 2개, 220Ω 1개, 330Ω 2개) LED(Red 2개) 2pole DIP 스위치 1개 4. ... 실험 목적 - 각각의 TTL을 이용하여 논리 회로를 설계 및 실험 해본다. 2.

  리포트 | 7페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니