• 파일시티 이벤트
  • LF몰 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트
  • 통합검색(11,597)
  • 리포트(10,837)
  • 시험자료(438)
  • 방송통신대(189)
  • 자기소개서(88)
  • 논문(34)
  • 서식(8)
  • ppt테마(2)
  • 이력서(1)

"전전설2 5주차" 검색결과 1-20 / 11,597건

  • 워드파일 시립대 전전설2 [5주차 예비] 레포트
    전자전기컴퓨터설계실험 Ⅱ Pre-report 5주차: Combinational Logic을 설계 및 실험 1. Introduction (실험에 대한 소개) 가. ... Essential Backgrounds for this Lab 디코더 디코더란 n비트의 2진코드 값을 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로를 말한다 ... (XST RUN 문제) 해결방법으로는 in3의 변수를 제거를 하고 case 문에서 default의 값은 y로 지정을 해주고 case를모든 경우의 수를 선언해주면 컴파일의 오류가 발생하지
    리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29
  • 워드파일 시립대 전전설2 [5주차 결과] 레포트
    전자전기컴퓨터설계실험 Ⅱ Post-report 5주차: Combinational Logic을 설계 및 실험 1. Introduction (실험에 대한 소개) 가. ... C B A O7 O7 O6 O5 O4 O3 O2 O1 O0 1 0 1 0 0 0 1 0 0 0 0 0 3x8 디코더 C B A O7 O7 O6 O5 O4 O3 O2 O1 O0 1 ... Essential Backgrounds for this Lab 디코더 디코더란 n비트의 2진코드 값을 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로를 말한다
    리포트 | 14페이지 | 2,000원 | 등록일 2019.07.29
  • 워드파일 시립대 전전설2 Velilog 결과리포트 5주차
    결론 Behavioral 모델링에서 if문과 case문을 사용하여 각각의 조합논리회로를 설계해 보았다 참고문헌 -전전설 교안 - Hyperlink "http://cms.kut.ac.kr ... Verilog HDL 실습 5주차 결과 리포트 Major 전자전기컴퓨터공학부 Subject 전자전기컴퓨터설계실험2 Professor Student ID Number Name submit ... 이것은 4와 5 사이를 경계로 하여 4와 5, 3과 6, 2와 7, 1과 8, 0과 9의 부호가 서로 0과 1을 바꾸어 넣은 모양으로 되어 있으므로 9의 보수를 만드는 데 1과 0을
    리포트 | 16페이지 | 1,000원 | 등록일 2021.04.16
  • 한글파일 서울시립대 전자전기설계2(전전설2) 5주차 사전보고서
    2019년 전자전기컴퓨터설계실험2 5주차 사전보고서 1. 교안의 2:4 디코더의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오. ... 래치란 한 비트의 정보를 데이터가 바뀌기 전까지 계속 유지하는 회로이며, 클럭 입력을 갖지 않는 2진 기억소자로 기억과 귀환 기능을 하는 요소가 있기에 플립플롭과 유사하지만 클럭 입력이 ... 즉 D래치는 기존 SR래치에서 S와 R이 동시에 1일 경우를 막아주는 인버터의 역할을 하는 것이라고 볼 수 있다.
    리포트 | 10페이지 | 1,500원 | 등록일 2019.10.13
  • 한글파일 서울시립대 전자전기설계2(전전설2) 5주차 결과보고서
    2019년 전자전기컴퓨터설계실험2 5주차 실험보고서 1. 실습1 2:4 디코더 설계 실습1에서는 2:4 디코더를 디자인하는 것이 목표이다. ... 실습5 2비트 2:1 MUX회로 case문 설계 실습 5는 2비트 2:1MUX 회로를 case문을 사용해 설계하는 것이다. ... 즉 encoder의 회로도와 일치함을 보여주었다. 테스트벤치 시뮬레이션도 4:2 인코더의 결과와 동일한 파형이 나왔다.
    리포트 | 10페이지 | 1,500원 | 등록일 2019.10.13
  • 워드파일 서울시립대학교 전전설2 5주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)
    F의 입력이 있을 때, S1, S2의 조합에 따라 Q의 출력이 변하도록 코드를 만들어주었다. ... Results of Lab 5 - 2비트 2:1 MUX 회로를 case 문을 사용하여 설계하시오. ... A); Y[5] = C(!B)A; Y[4] = C(!B)(!A); Y[3] = (!C)BA; Y[2] = (!C)B(!A); Y[1] = (!C)(!B)A; Y[0] = (!
    리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.20
  • 워드파일 서울시립대학교 전전설2 5주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)
    Lab 5 - 2비트 2:1 MUX 회로를 case 문을 사용하여 설계하시오. ... Hyperlink \l "주석1" [1] latch는 한 비트의 정보를 데이터가 바뀌기 전까지 계속 유지하는 회로이다. 따라서 출력 Q을 0 또는 1로 상태전이가 필요하다. ... 출력할 port 단자는 selector (S) 에 의해 제어된다. (5) Karnaugh Map을 활용한 최적화 이 과정은 아래의 수행과제에 포함하였다. 2.
    리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15
  • 워드파일 (완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,
    래치 S(set)는 출력 1, R(reset)은 출력 0으로 만들어준다는 의미이다. ... 오류가 난 이 코드의 문제점은 a[0]의 값을 할당할 수 있도록 설정해준 것이다. 2 to 4 encoder에선 a[0]입력 값을 사용하지 않으므로 불필요하여 오류가 난 것 같다. ... 실험 방법··········································7 5.
    리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24
  • 워드파일 (완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 결과 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,
    입력이 n=5개 이므로 출력은 총 2^n으로 32개의 경우가 나온다. ... 처음 오류가 발생했을 땐 a[0]값이 결과에 영향을 미치지 않으므로 1또는 0을 임의로 설정해주었다. ... Q[1]=0 A[0]=1 A[1]=1 B[0]=0 B[1]=0 S=1 Q[0]=0 Q[1]=0 A[0]=1 A[1]=1 B[0]=0 B[1]=0 S=0 Q[0]=1 Q[1]=1 (5)
    리포트 | 22페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24
  • 한글파일 전설1 5주차 (비대면,예비,결과,전자전기컴퓨터설계실험) - 신호발생기 및 오실로스코프 사용법 2
    전전컴설계실험 1 실험 제5주 신호발생기 및 오실로스코프 사용법 2 1.개요 2.예비보고서 3.실험내용 4.토론 5.결론 6.참고문헌 1. 개요 가. ... 토론 1) 인덕터 값을 설정해줄 때 m을 쓰닌깐 자꾸 오류가 난다 u를 이용하자 2)PSPICE에서 추가로 알게된 사실들 RL회로 즉 결과 3-6을 할 때 50옴의 저항을 앞에 안달아주 ... Answer) 덧셈과 빼기의 기능은 이해했지만, FFT의 경우 Manual에서의 설명이 너무방대하고, 실제로 해보기전에는 개념이 정확히 이해안될 듯 하다.
    리포트 | 30페이지 | 1,000원 | 등록일 2021.06.20
  • 파일확장자 [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 5주차 예비+결과(코드포함) Combinational_Logic_Design_II Decoder, Encoder and MUX
    -Decoder, Encoder, MUX의 구성과 작동 방식을 이해 및 설계한다.나.실험결과1.2-bits 2:1 MUXFig.1.은 2-bits 2:1 MUX의 시뮬레이션 결과이다 ... Fig.2.와 같이 구성하였는데 인풋의 비트만 바뀌었다. ... 결과의 정확성 검증은 결론에서 다룰 예정이다.2.4:1 MUX 예비보고서에서는 2-bits 4:1 MUX를 설계했으나, 1-bit 4:1 MUX로 시뮬레이션을 다시 수행하였다.코드는
    리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18
  • 파일확장자 (서울시립대 전전설3) [종합2등(A+), 성적증명] 5주차 결과레포트+MATLAB코드+실험데이터 - Practical Op-Amp Specifications
    33k Ω (초록 실선), R_2=100k Ω (파랑 실선), R_2=220k Ω (빨강 실선)로 구분하여 비교하고 있다.Figure 4에서의 비교는 다음과 같은 특징들을 나타냈다. ... 오차가 커지는 경향이 있다.III.1.B.AnalysisAnalysis of the measured parametersGB를 대상으로 참고문헌 [3쪽, 3]의 이론값과 Table 2의 ... DiagramFigure 4는 Exper. 1에서의 Frequency Response를 LTspice simulation(점선) 대비 실제 실험 데이터를 연결한 저항의 크기에 따라 각각 R_2=
    리포트 | 6페이지 | 3,000원 | 등록일 2021.12.31 | 수정일 2022.01.05
  • 파일확장자 (서울시립대 전전설3) [종합2등(A+), 성적증명] 5주차 예비레포트+MATLAB코드+LTSpice회로+교수님피드백 - Practical Op-Amp Specifications
    Srinivasan에 따르면 Op-Amp의 frequency dependence characteristic을 나타내는 parameter이다(참고문헌 [5]).II.2.A.Bandwidth3dB ... characteristics(finite open-loop gain, slew rate, input offset current, finite CMRR)를 이해하고 실험적으로 검증한다.I.2.
    리포트 | 6페이지 | 3,000원 | 등록일 2021.12.31 | 수정일 2022.01.05
  • 워드파일 전자전기컴퓨터설계실험2(전전설2)5주차예비
    둘다 조건문이기 때문에 해당 select의 경우에 맞게 적용해주었다. 2to1mux의 경우엔 2개, 4to1mux에선 4개를 지정해주면 된다. 나. ... 만약 10진수 2자리로 표현된다면 처음 4bit 와 나중 4bit에 각각 3 만큼씩을 더해주어야 하기 때문에 8’b00110011을 더해주어야 한다. ... 0011 0000 0110 4 0000 0100 0000 0111 5 0000 0101 0000 1000 6 0000 0110 0000 1001 7 0000 0111 0000 1010
    리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
  • 워드파일 전자전기컴퓨터설계실험2(전전설2)5주차결과
    Impact를 실행하고 프로그램을 해줘 기기와 연결을 하고 구동한다. Ⅲ. 실험결과 (Results) 1. 2비트 2:1 MUX를 설계하시오. ... 핀 번호 설정 핀 번호를 설정해준다. 핀 설정은 NET “소자이름” LOC = “P번호”; 2. 기기와 연결 및 구동 . ... 0011 0011 0110 4 0000 0100 0011 0111 5 0000 0101 0011 1000 6 0000 0110 0011 1001 7 0000 0111 0011 1010
    리포트 | 20페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10
  • 파일확장자 [검증된 코드 & 복사가능, 학점A+] 전전설2 5.Combinational-2 - 예비+결과+성적인증 (서울시립대)
    Design various combinational logic circuits in Verilog & verify circuits with their test fixtures 2. ... with case & if statements.배경 이론 및 사전 조사[1] Search for the types and characteristics of the latches.[2]
    리포트 | 25페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.14
  • 파일확장자 [코드 복사가능, 학점A+] 전전설2 10.Term Project - 예비+결과+발표자료+성적인증 (서울시립대)
    해결한 결과는 다음과 같다.2. ... Design a digital clock displayed on LCD in Verilog HDL.2. ... 시분초, 시간조정2. Bus SW를 이용해 시간 조절 모드 선택3. 조정 버튼을 누를 때마다 숫자가 up count.4.
    리포트 | 8페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.11.09
  • 파일확장자 서울시립대 전자전기컴퓨터설계실험1 레포트(예비,결과/프로젝트 포함)
    오차분석1.첫 번째 실험에서는 5가지의 저항값을 멀티 미터로 측정하였다. 그 결과 위와 같은 결과와 오차 값을 얻을 수 있었다. ... breadboard를 사용하여 회로를 구성하고, 교안을 참조하여 전원공급기의 전선을 연결하였다. ... 0.초록이번 실험의 목적은 전원공급기의 사용법과 멀티미터를 통해 저항, 전류, 전압을 측정하는 방법 그리고 breadboard(빵판)의 사용법을 익히는 것이다.
    리포트 | 12페이지 | 30,000원 | 등록일 2022.09.24
  • 한글파일 조선 후기 도교문학의 역할
    고소설·전에서의 연구현황 2.1.3. 시조·가사에서의 연구현황 2.1.4. 한시에서의 연구현황 2.1.5. 기타 2.2. 조선후기의 도교문학 2.2.1. ... 그래서 본고에서는 도교문학의 갈래별 연구현황을 보여주고자 한다. 2.1.1 설화에서의 연구현황 설화에 대한 논의는 단군신화를 비롯하여 청학동 전설, 이인설화, 도가의 생애적 사실과 ... 이런 도불습합의 성격을 보여주는 대표적 작품으로는 『안락국전』, 『박씨전』, 『적성의전』, 『심청전』, 『옹고집전』, 『금송아지전』, 『옥루몽』 등이 있으며, 이러한 작품들은 모두
    논문 | 11페이지 | 3,000원 | 등록일 2022.04.21
  • 한글파일 양식비평 발제
    발단, 문제 1절 2. 상승 2~4절 3. 절정, 전환 5~8절 4. 해소/해결/재난 9~11절 5. ... 아주 드물게 자서전적인 보도(느1:1~7:5, 11:1~13:31) ● 단편소설 : 하나의 이야기가 길고 복잡한 줄거리로 구성. ... (겔6:1;7:1, 렘1:2,4,11,13; 호1:1, 욜1:1, 미1:1) ● 전달자 형식구 “(주) 야훼께서 이렇게 말씀하신다” 이것
    논문 | 20페이지 | 6,000원 | 등록일 2022.02.18
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업