"논리실험" 검색결과 61-80 / 33,829건

• 

  디지털 논리회로 실험 1주차 기본 논리 게이트 결과보고서

  디지털 논리회로 설계 및 실험 결과보고서 주제 : 기본 논리 게이트 (AND, OR, NOT Gate) 소속: 공과대학 전자전기공학부 수업: X X,X XXX 교수님 XXX 조교님 ... 위의 회로로 실험한 결과, 논리값은 A?B의 진리표와 같은 값이 나왔다. ... 결론 이번 실험에서는 이번 학기 실험의 기초가 될 기본 논리게이트 중 AND, OR, NOT 게이트 각각의 진리표의 진위를 확인해보고, 이 3가지 게이트들의 각각의 특성들을 파악할

  리포트 | 11페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  [논리회로실험] 실험 4. Multiplexer & Demultiplexer 결과보고서

  학 부: 전자공학과 제출일: 과목명: 논리회로실험 교수명: 학 번: 성 명: 실험 4. Multiplexer & Demultiplexer 1. 실험과정 및 결과 1. ... 참고 네이버 지식백과 wikipedia 논리회로 강의노트 ... 실험 1 ?

  리포트 | 6페이지 | 1,000원 | 등록일 2023.05.27

  다운로드 장바구니
• 

  [논리회로실험] 실험5. Decoder&Encoder 결과보고서

  참고 네이버 지식백과 wikipedia 논리회로 강의노트 ... 실험은 Decoder에 관련된 실험 2개 중 첫 번째를 실행했고 Encoder 또한 실험 2개 중 첫 번째를 실행하면서 결과적으로 실험 1, 3번만을 확인했다. ... 실험결과 정상적으로 작동함을 확인하였고 소자와 IC칩 모두 중요하지만 실험 전에 브레드보드의 상태도 꼼꼼히 확인한 후 실험을 진행하면 더 효율적인 실험결과를 낼 수 있음을 깨달았다.

  리포트 | 8페이지 | 1,000원 | 등록일 2023.03.28

  다운로드 장바구니
• 

  디지털 논리회로 실험 1주차 기본 논리 게이트 예비보고서

  실험 이론 논리회로란 전기적 신호인 1과 0(high와 low)를 가지고 논리연산(AND, OR, NOT 등)을 수행하는 회로를 말한다. ... 디지털 논리회로 설계 및 실험 예비보고서 주제 : 기본 논리 게이트 (AND, OR, NOT Gate) 소속: 공과대학 전자전기공학부 수업: 수2,3 XXX 교수님 XXX 조교님 제출 ... 논리 기호 논리 식 연 산 식 ?X = ? A X 0 1 1 0 3. 실험 기기 및 부품 NOT 게이트 7404 OR 게이트 7432 AND 게이트 7408 4.

  리포트 | 8페이지 | 1,500원 | 등록일 2020.09.19 | 수정일 2020.09.24

  다운로드 장바구니
• 

  논리회로실험_신호등(사거리) 레포트

  Traffic Controller Design 실험일자 : 학과 : 과목명 : 논리회로실험 (1631) 담당교수 : 조 : 학번 : 이름 : 1. 서론5 가. 실험목적5 나. ... 논리회로실험 과목을 수강하는 동안 배운 모든 내용들을 완벽히 숙지하고 있어야 이 실험을 원활히 진행 할 수 있음을 느꼇고 문제의 원인을 찾지는 못 하였지만 IC칩 교체와 회로 재구현을 ... 실험 내용5 다. 실험방법5 2. 본론6 가. 실험 설계 과정6 나. 실험 결과14 3. 결론16 가.

  리포트 | 17페이지 | 3,000원 | 등록일 2022.05.31

  다운로드 장바구니
• 

  논리회로실험 결과보고서 디코더 엔코더

  논리회로설계 실험 결과보고서 #4 실험 4. 디코더 & 엔코더 1. ... 실험 결과 - 실험 1. 4 X 7 엔코더 해밍코드를 설계하시오. (1) 4 X 7 엔코더 해밍코드 1) 소스코드 4 X 7 엔코더 해밍코드 ? ... 하지만 여타 에러 검출 코드는 검출 하기만 할 뿐이지 수정은 불가능 이번 실험에서는 디코더와 엔코더를 응용한 해밍 인코더와 해밍 디코더를 작성하였다.

  리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  인하대 기초실험2 기초실험2 논리회로

  기초실험2 예비보고서: 논리게이트 동작 및 특성 -디지털 회로로 구성된 집적회로를 이용해 논리적인 연산을 할 수 있다. ... 이때 회로가 논리연산을 하는 시간을 게이트 전달시간이라고 하며 수 ns에서 수십ns 스케일의 시간이 걸린다. ... 일반적 산술 연산에서의 변수와 + - * / 와는 달리 논리연산에서의 변수는 0과 1의 값이며 사칙연산이 아닌 AND OR NOT의 연산이 있게된다.

  리포트 | 3페이지 | 2,000원 | 등록일 2020.07.07

  다운로드 장바구니
• 

  디지털 논리 회로 실험 NOT 결과 보고서

  디지털 논리 회로 실험 결과 보고서 실험 1. 기본 논리 게이트 ◎ 실험 1-1. ... 다음 실험은 이번 실험보다 좀 더 나은 모습으로 실험을 하도록 노력하겠습니다. ... 네 번째 실험은 OR Gate를 이용한 실험이였습니다.

  리포트 | 5페이지 | 2,000원 | 등록일 2021.12.31

  다운로드 장바구니
• 

  [논리회로설계실험]VHDL을 활용한 LCD설계

  LCD_state 예측/실험값 LCD_state 예측/실험값 LCD_state 예측/실험값 0 Function set 14 35 / (공백) 8 1/1 22 _/_(줄바꿈) 36 G ... Discussion 1)예측과 실제 실험 결과 대조 분석 다음은 출력값의 실험값과 예측값을 대조하였다.

  리포트 | 7페이지 | 2,000원 | 등록일 2021.06.26

  다운로드 장바구니
• 

  [논리회로설계실험]VHDL을 활용한 Calculator 설계

  1.목적(Purpose) 이번실습은, FPGA의 버튼들을 이용하여, 값을 입력하고, 덧셈과 뺄셈 연산을 하는 계산기를 만들어 보는 실습이다. 이전 실습에서 배웠던, LCD의 표시기능을 그대로 이용하고, 각 버튼마다 실행동작을 지정하여 계산기의 기능을 구현한다. LCD에..

  리포트 | 17페이지 | 2,000원 | 등록일 2021.06.26

  다운로드 장바구니
• 

  디지털 논리 회로 실험 XOR 결과 보고서

  디지털 논리 회로 실험 결과 보고서 (3차) 실험 3. ... 세 번째 실험은 3-3 실험은 정말 간단한 회로 판 구성이어서 3-2 실험에 비해 금방 회로를 구성하고 이 실험 역시 오차가 생기지 않고 원하는 결과 값을 측정 할 수 있었습니다. ... 다음 실험부터는 계속해서 주의하고 꼼꼼하게 실험을 해야겠다고 생각했습니다.

  리포트 | 5페이지 | 2,000원 | 등록일 2021.12.31

  다운로드 장바구니
• 

  논리회로설계실험_디코더/엔코더 레포트

  논리회로설계 실험 결과보고서 #4 실험 4. 디코더, 엔코더 1. ... 실험 결과 - 실험 1.2x4 디코더를 설계하시오. 1) 진리표 Input Output A _{1}A _{0}Y _{3}Y _{2}Y _{1}Y _{0} 0 0 0 0 0 1 0 1 ... 이를 통해 올바르게 코딩했음을 알 수 있다. - 실험 4. 8X3 엔코더를 설계하시오. 1) 진리표 엔코더는 디코더의 반대 기능을 수행한다.

  리포트 | 12페이지 | 2,500원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  디지털회로실험 산술논리연산회로 결과

  디지털회로실험 -산술논리연산회로 결과- 학과 : 전자공학과 1. 결과 1.1 실험과정 5.2의 결과를 다음 표에 작성하시오. ... 고찰 : 산술논리연산회로는 산술연산회로와 논리연산회로를 조합한 것이라는 걸 알았다. 시간 관계상 실험은 산술과 논리를 따로 알아보고 마쳤다. ... 이는 이론과 일치한다. : 산술논리연산회로(ALU)의 기능과 구성에 대해서 알게 된 실험이었다. 산술논리연산회로는 산술연산회로와 논리연산회로로 구성된다.

  리포트 | 4페이지 | 2,500원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  순차논리회로기초 실험 예비보고서

  개요디지털 논리회로 교과에서 학습한 순자 논리 회로의 동작을 아두이노를 이용해 되풀이 해보고. ... 조합논리회로에 비해 플립플롭은 이전상태를 계속 유지하여 저장한다. ... 래치는 입력되는 순간 바로 반영하기 때문에 플립플롭처럼 엣지의 시점을 결정하는 논리회로가 없어도 되므로 래지의 논리회로가 간단하다.D 플립플롭D 플립플롭(flip - flop)은 광범위하게

  리포트 | 6페이지 | 1,000원 | 등록일 2021.04.04 | 수정일 2021.04.14

  다운로드 장바구니
• 

  [논리회로설계실험]VHDL을 통해 구현한 RAM

  Discussion 1)예측과 실제 실험 결과 대조 분석 다음은 출력값의 실험갑과 예측값을 대조하였다.

  리포트 | 15페이지 | 2,000원 | 등록일 2021.06.26

  다운로드 장바구니
• 

  [논리회로설계실험]VHDL을 활용한 CLOCK설계

  스탑워치, 카운터, 날짜표시등 우리의 일상에서 흔히 볼 수 있는 것들이 어떻게 논리회로적으로 코딩되고, 알고리즘화 되는지 알 수 있었다. ... (우리 실험에서는 가장 왼쪽의 비트가 a를 나타내도록 하였다, 내부신호를 통해 설정한다.) ... 실험에 주어진 조건으로는 리셋값은 12시 58분 20초를 가리켜야하며, 12시 59분 59초 이후에는 13시가 아닌 01시 00분 00초로 넘어가야 한다는 조건(12시간제)이 주어졌다

  리포트 | 12페이지 | 2,000원 | 등록일 2021.06.26

  다운로드 장바구니
• 

  아주대 논리회로실험 실험9 RAM 예비보고서

  학 부: 전자공학부 제출일: 2020.11.13 과목명: 논리회로실험 교수명: 분 반: 학 번: 성 명: 실험9 예비보고서 - RAM - 1. ... 회로 결선도 - 실험1(2-bit RAM), 실험2(16-bit RAM) 5. ... 실험 목적 - 반도체 memory의 기본적인 동작원리를 확인한다. - 16-bit 기억 소자의 동작을 실험을 통해 확인한다. 2.

  리포트 | 6페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

  다운로드 장바구니
• 

  논리회로설계실험 2주차 XNOR gate 설계

  1) Objective of the Experiment(실험 목적) 이번 실험의 목적은 Truth table과 Boolean expression으로 나타내고 Verilog 코드를 구현하는 ... 간단한 XNOR gate 하나를 설계하는 실습이었지만 프로그램 사용법을 익히고 논리회로설계실험에 이용될 기본 gate를 직접 구현해보았다는 점에서 의의가 있다.

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  논리회로설계실험 6주차 D Latch 설계

  1) Objective of the Experiment(실험 목적) 이번 실습의 목표는 D Latch를 Behavioral modeling, Dataflow modeling, Gate-level

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  아주대 논리회로실험 실험8 Counter 예비보고서

  실험 과정 - 실험1(3진 Counter ? ... 이때 비동기식이므로 지연딜레이가 있을 것으로 예상되나, 상태도에 는 이를 생략하였다. - 실험2 실험 2는 실험 1과 비슷하나 2개의 F/F 모두 같은 CLK signal에 의해 동시에 ... 실험8 예비보고서 IEEE Code of Ethics (출처: http://www.ieee.org) We, the members of the IEEE, in recognition of

  리포트 | 8페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

  다운로드 장바구니