"2x1 Mux" 검색결과 381-400 / 503건

• 

  Lab-8. ADC/DAC 준비보고서

  2 Differential Input Channels with Optional Gain of 10x and 200x ? ... ADC 활성화 (ADEN=1) ???? ??? ADC 클럭설정 (ADPS 2~0) ????? ?? ADC 기준전압설정 (REF 1~0) ???? ??? ... ADC 입력채널설정 (MUX 4~0) ???? ??? ADC 동작모드설정 (ADFR) ???? ??? ADC 변환 완료 인터럽트 활성화 (ADIE) ??

  리포트 | 10페이지 | 1,000원 | 등록일 2010.06.24

  다운로드 장바구니
• 

  소비자선택이론

  X재의 한계효용(MUX): X재 1단위 더 얻을 때의 효용의 증가분=ΔU/ ΔX Y재의 한계효용(MUY): Y재 1단위 더 얻을 때의 효용의 증가분=ΔU/ ΔY 한계대체율 = X재의 ... 한계대체율(Marginalitution: MRS) 피자(x) 2 3 4 5 1 콜라(y) 2 4 6 8 10 12 14 16 A B D E G -6 1 1 1 1 -4 -2 -1 MRS ... bundle, market basket) 하나 혹은 다수의 상품의 조합 x=(x1,x2,…,xN), y=(y1,y2,…,yN) 개인은 서로 다른 상품조합 가운데 하나를 선택 소비자선호

  리포트 | 51페이지 | 2,000원 | 등록일 2010.05.28

  다운로드 장바구니
• 

  Quartus 툴을 이용하여 verilog로 가감산기.간단한 ALU 구현하기

  있던 혹은 8비트로 설계되어있던 mux2to1을 multiplexer라는 이름과 함께 16비트로 mux를 설계하는 부분.selectR 신호와 Areg신호, Z신호를 입력으로 하고 ... H=Breg ^ {n{AddSubR}};//wire H는Breg값과 n개의AddSubR 값이 xor연산.mux2to1 multiplexer (Areg, Z, SelR, G);/*기존에 ... Related theories and assumptionsBackground theories☞ 2의 보수 - 2진수 n자리 n비트 에 대하여 2n을 기수로 하는 경우의 보수이다. 1의

  리포트 | 18페이지 | 9,000원 | 등록일 2007.12.09

  다운로드 장바구니
• 

  ATM 개요 및 현장 사례_1

  회선2 MUX 패킷 A가 세개의 a,b,c셀로 나누어져 있고 패킷 B가 x,y,z셀로 구성된다고 가정하자 회선 1의 첫번째 셀 a, 회선 2의 첫번째셀x 보다 먼저 다중화기에 도착하게 ... ..PAGE:1 ATM (비동기 전송 방식) * ..PAGE:2 * ATM 등장배경 ATM 프로토콜 구조/특징 ATM 동작과정(원리) ATM 정의 I II III IV 목 차 ATM ... 경로 배정, 셀의 종류, 셀 포기 순위 등에 관한 제어정보 제공 2. ATM이 통신 채널 대역을 자유롭게 바꾸는 원리를 이용한다.

  리포트 | 27페이지 | 4,000원 | 등록일 2011.04.26

  다운로드 장바구니
• 

  ALU구조와기능이해,MyCAD 를 이용하여 4비트 ALU를 설계하고 시뮬레이션(예비보고서)

  그리고 B0, B1, B2, B3입력 값들은 MUX를 거쳐 출력된 값에 A0, A1, A2, A3와 함께 더해 지게 된다. ... 예비문제 1) 본 실험책의 부록을 참고하여, MyCAD 사용을 익히고, 2x4 decoder 에 대한 회로도와 시뮬레이션 결과 및 심볼을 프린팅하시오. 2) 의 4비트 산술 연산회로의 ... 목적 1. ALU(Arithmetic Logic Unit) 의 기능과 구조를 이해한다. 2. MyCAD 의 사용법을 익힌다. 3.

  리포트 | 5페이지 | 5,200원 | 등록일 2009.03.11 | 수정일 2018.07.08

  다운로드 장바구니
• 

  FLIP-FLOP의 동작원리를 VHDL로 확인한 예비

  전자전기컴퓨터설계실험2 Postlab Report MUX & DEMUX Introduction Flip-Flop의 종류, 동작 특성 등을 알아 보고 VHDL code로 구성하여 실제로 ... 입력 출력 reset CLK Serial_in Q(0) Q(1) Q(2) Q(3) Q(4) Q(5) Q(6) Q(7) 0 X X 0 0 0 0 0 0 0 0 1 ↑ sin sin Q ... 상태 en S R S’ R’ Q(t+1) 0 X X X X Q(t) 불변 1 0 0 1 1 Q(t) 불변 1 0 1 1 0 0 Reset 1 1 0 0 1 1 Set 1 1 1 0

  리포트 | 8페이지 | 1,500원 | 등록일 2010.04.25

  다운로드 장바구니
• 

  컴퓨터구조 1장 노트정리

  Decoder 2 X 4 = input X output A 2 X 4 Decoder D0 B D1 D2 E D3 제어 enable Strobe Trigger . . . ... Flip-Flop 입력 ▷ Q(t) CLK 컴퓨터는 5V를 사용 DC(Direct Connect) 0, 1 : 논리값 0~2.5V, 2.5~5V : 물리값 2009. 9. 16(수) ... Digital Circuit Combinational Circuit : 기본소자 = 게이트 (조합회로) Decoder, encoder, MUX Sequential Circuit :

  시험자료 | 7페이지 | 1,500원 | 등록일 2009.09.28

  다운로드 장바구니
• 

  결과07_Decoder&Encoder

  MOD-X 카운터는 X개의 다른 상태를 가지며, 이를 디코딩해 X개의 출력을 갖는 논리회로이다. ... 우리가 지금까지 구성했던 감산기, 가산기, MUX/DeMUX, DeCoder/EnCoder는 조합회로이고, 카운터, 레지스터, 그리고 다음에 실험할 RAM은 순차회로에 해당된다. ... 실험결과 1) 2단 2진 카운터 그림 2의 회로를 구성하여 그림 3에 다음의 파형을 그리시오. 1) 출력 A의 파형 2) 출력 A'의 파형 3) 출력 B의 파형 4) 출력

  리포트 | 6페이지 | 3,000원 | 등록일 2010.11.10

  다운로드 장바구니
• 

  멀티 플렉서와 디멀티 플렉서 디코더와 인코더(사전보고서/예비보고서)

  분배기라고도 한다.회로도선택기호선택된 출력회선S0S1D0D1D2D30*************0010110001진리표결과2X4 디코더AB004.420.100.090.08010.094.430.090.09100.090.094.420.09110.090.090.094.46디코더와 ... 진행하였다.4x2 인코더의 결선은 생각보다 간단해서 어렵지 않게 실험을 마칠 수 있었다. ... 수를 나타내는 10개의 입력단자가 있고 그 가운데 1개에, 예를 들면 5를 나타내는 입력 단자에만 “1”이라는 신호를 주면 5=2²+20=4+1로 2²와 20를 나타내는 2개의 출력

  리포트 | 9페이지 | 1,500원 | 등록일 2007.11.24

  다운로드 장바구니
• 

  [운영체제]운영체제(OS) 페이제 교체 알고리즘(소스포함)

  FIFO의 페이지 프레임변화11|X|X|X|X|X|X|X11|2|X|X|X|X|X|X11|2|1|X|X|X|X|X...11|2|1|3|6|7|10|X11|2|1|3|6|7|10|4 ... 29 ~ 53 : LRU의 페이지 프레임변화11|X|X|X|X|X|X|X11|2|X|X|X|X|X|X11|2|1|X|X|X|X|X반적인 경우 , 페이지 요청 토큰 개수가 n 개 이면 ... }if(mux !

  리포트 | 21페이지 | 3,000원 | 등록일 2006.08.21 | 수정일 2014.10.29

  다운로드 장바구니
• 

  래치-멀티-디멀티

  입 력 출 력 E B A 0 X X 1 1 1 1 1 0 0 1 1 1 0 1 0 1 1 1 0 1 1 1 0 1 0 1 1 1 1 1 0 1 1 1 래치(Latch)회로 래치(Latch ... 멀티플렉서는 종종 MUX라는 약어로 표현된다. ◎ 4 × 1 멀티플렉서 4 × 1 멀티플렉서는 4개의 입력중의 하나를 선택하여 출력으로 보낸다. ... 게이트로 구성된 S-R래치 S R Q(t+1) 0 0 Q(t)(불변) 0 1 0 1 0 1 1 1 (부정) 2입력 NOR 게이트는 2개 입력 모두 논리 0이 입력될 때만 출력이 1이고

  리포트 | 6페이지 | 1,500원 | 등록일 2009.09.08

  다운로드 장바구니
• 

  4개의 입력과 1개의 출력을 가지는 회로를 and, or, not, nand, MUX, decoder를 이용한 설계

  회로도 (4) Multiplexer 회로 2 X 1 MUX만을 이용한 회로이다. S B D A B C D C C 0 1 1 D D 0 C 4. 회로도 5. ... 제어 입력은 데이터 입력 중에서 하나를 선택하여 출력단과 연결하는 역할을 한다. 2 X 1 Multiplexer 그림 Z = AS'+BS 2. 이론 5. ... 모든 입력이 1 일때만 0을 출력하며 그 외의 경우에는 1을 출력한다. 2. 이론 2.

  리포트 | 20페이지 | 5,000원 | 등록일 2010.06.24

  다운로드 장바구니
• 

  컴퓨터 시스템 구조 4장 연습문제(Computer System Architecture)

  a.b. 16개 레지스터의 한 비트를 입력으로 취해야 하므로 16×1MUX필요c. 32비트 크기의 레지스터의 각 비트를 MUX에 1 : 1 대응시키므로 32개의 16×1MUX 필요4 ... 4-2네 레지스터 R0, R1, R2, R3의 출력이 4×1멀티플렉서를 통해 레지스터 R5의 입력에 연결되어 있다. ... -8다음 문장을 구현하는 하드웨어 블럭도를 그려라.여기서 AR과 BR은 각각 n비트 레지스터이고, x, y, z는 제어 변수이다.

  리포트 | 4페이지 | 1,500원 | 등록일 2006.11.29

  다운로드 장바구니
• 

  실험 6. 4-bit 산술논리회로와 시뮬레이션

  의 2x1 multiplexer를 그리고 시뮬레이션을 한 다음 심볼화 하라.(a)회로도(b)심볼3. 의 4x1 multiplexer를 그리고 시뮬레이션을 한 다음 심볼화 하라. ... 본 실험책의 부록 5를 참고하여 MyCAD 사용을 익히고, 2x4 decoder에 대한 회로도와 시뮬레이션 결과 및 심볼을 프린팅하시오.2. ... 이를 위한 회로는 의 MUX와 ADDER로 구성된다. 이들 기능은 선택단자 S1, S0 및 Cin에 의해 선택된다.

  리포트 | 10페이지 | 1,000원 | 등록일 2006.12.20

  다운로드 장바구니
• 

  컴퓨터 네트워크 ch01

  블루투스 사양 버전 2.1 + EDR에 의해 최대 5 배까지 배터리 수명을 늘릴 수 있다. ... 유니 캐스트 연결 없는 데이터를 보다 신속하게 데이터를 소량을 전송 지연 율을 낮추는 방법으로 속도의 고객 경험을 향상 시킨다. 3 ) 향상된 데이터 속도 블루투스 코어 스펙 버전 2.1은보다 ... 활용되는 Hyperlink "http://terms.co.kr/Ethernet.htm" 이더넷 기술에 기반을 두고 있으며, Hyperlink "http://terms.co.kr/OC-x.htm

  리포트 | 6페이지 | 1,000원 | 등록일 2010.12.28

  다운로드 장바구니
• 

  [컴퓨터 구조] VHDL을 이용한 4bit ALU 설계

  S_1{S_0{Y00{I_001{I_110{I_211{I_3표 4x1 MUX의 진리표-. 4x1 MUX는 4개의 입력이 들어왔을 때 셀렉터에 의하여 입력중 한가지만이 출력 으로 결정되도록 ... 위의 MUX앞에 보여지는 OR, AND, XOR, NOT게이트로 보아 셀렉터에 따라 위 네가 지 연산중 한가지를 수행함을 알 수 있다.3) 4 to 1 MUX{그림 4x1 MUX-. ... circuit3) 4 to 1 MUX(2) 4-bit ALU의 기능1) 4-bit arithmetic circuit의 기능2) 4-bit logic circuit의 기능3) 4 to

  리포트 | 10페이지 | 1,000원 | 등록일 2005.06.01

  다운로드 장바구니
• 

  충북대학교 전기전자공학 디지털실험 5장 예비보고서

  Enable 단자가 있는 2 x 4 decoder를 1 x 4 demultiplexer로 변환시켜라.2x4 decoder1x4 demultiplexer위 그림은 Enable 단자의 ... 입력이 0이면 출력은 무조건에서 1이 출력이 되고 Enable 단자의 입력이 1이면 회로가 정상 작동하는 회로이다. 2x4 decoder를 selector 단자가 두개(A, B)이고 ... -디멀티플렉서(DEMUX)는 MUX와 반대의 개념으로 하나의 입력을 여러 개의 출력선 중하나를 선택하여 연결해주는 데이타 분배기이다.

  리포트 | 4페이지 | 1,000원 | 등록일 2008.02.18

  다운로드 장바구니
• 

  4족보행 로봇의 설계 및 제작

  A/D 컨버터 초기화 설정 - ADC 활성화 (ADEN = 1) - ADC 클럭 설정(ADPS2~0) - ADC 기준전압설정(REF1~0) - ADC 입력채널 설정(MUX4~0) - ... -47mm x 47mm -기타-ISP커넥터, 16Mhz X-tal, Reset 버튼, 전원 LED, RS-232통신채 널 USART0, 1 ※ATmega128이란? ... 1 : 송신부 동작 활성화 - Bit2 = UCSZn2(USART Character Size) UCSRnC의 UCSZn1~0비트와 함께 전송 문자의 데이터 비트수를 설정한다. -

  리포트 | 43페이지 | 4,000원 | 등록일 2009.09.28

  다운로드 장바구니
• 

  계측기사용 예비

  : 입력신호를 CH1 증폭부로 연결하거나 X-Y 동작시 X축 신호가 된다. 10) CH 2, Y IN와 수직증폭단의 연결방법 선택 - Ground 상태 : 해당 채널의 파형에 대한 ... CH 2의 파형을 동시에 나타낸다. - ADD : CH 1과 CH2의 신호가 더해져서 나타난다. 21) Horizontal Display: A와B를 동시에 누른다. 22) A TIME ... 조절 / 4) Focus : 초점 조절 5) Trace Rotation : 화면 좌우의 균형 맞춤 / 6) Scale Illum　: 눈금의 밝기를 조절 9) CH 1, X IN Connector

  리포트 | 6페이지 | 1,000원 | 등록일 2010.03.25

  다운로드 장바구니
• 

  매틀랩 시뮬링크를 이용한 inverted pendulum 제어

  =acos(z); wn=4/(m*z); y1=tan(th)*x1; y2=-tan(th)*x1; x2=-z*wn; y3=[-6:0.1:6]; y_1=tan(th)*x2; y_2=-tan ... ; y_1=tan(th)*x2; y_2=-tan(th)*x2; y_3=tan(th)*-3; y_4=-tan(th)*-3; figure(1) hold on plot(x1,y1,x1,y2 ... (th)*x2; y_3=tan(th)*-3; y_4=-tan(th)*-3; figure(1) hold on plot(x1,y1,x1,y2); plot(x2,y3,':r'); plot

  리포트 | 19페이지 | 2,000원 | 등록일 2009.06.23

  다운로드 장바구니