[전자전기일반]CMOS, Pseudo-NMOS, 통과 트랜지스터, 동적(Dynamic) 논리 회로, Latch, flipflop에 대한내용정리

목차

part 1.
1. Mos 디지털 회로
2. CMOS 논리-게이트 회로
3. 의사-NMOS(Pseudo-NMOS) 논리 회로
4. 통과 트랜지스터(Pass_Transistor) 논리회로
5. 동적(Dynamic) 논리 회로
part 2.
1. 래치(latch)
2. 플립플롭(flip-flop)

본문내용

1. Mos 디지털 회로

가) 디지털 회로 설계

1) 디지털 IC 기술과 논리 회로 계열
-CMOS
a. CMOS 논리 회로가 바이폴라 논리 회로 보다 훨씬 적은 전력을 소비 하기 때문에 칩하나에 넣을 수 있는 회로 수가 바이폴라 회로 보다 더 많다.
b. MOS 트랜지스터의 높은 입력 임피던스는 전하 저장 방법을 사용하여 설계할 수 있게 해 주는데, 이 방법은 논리 회로와 메모리 회로에서 정보를 잠깐 동안 저장해 두는 것을 말한다. 이 기술은 바이폴라 회로에서는 쓸 수 없다.
c. MOS 트랜지스터의 크기, 즉 최소로 줄일 수 있는 채널 길이는 지난 몇 년 동안 극적으로 줄어 왔으며, 최근 채널 길이를 0.15m 정도로 줄인 것을 사용한 연구결과도 발표 되었다. 따라서 회로를 매우 빽빽하게 실장 할 수 있게 되었으며 그에 따라 집적도가 매우 높아 졌다.

-바이폴라
한 때는 가장 많이 사용되던 논리 회로 계열. 하지만 VLIS 시대의 도래로 인해 매우 빨리 쇠퇴하게 되었다.

-BicMos
BJT만의 고유한 높은 트랜스컨덕턴스에 의한 높은 동작 속도와 CMOS의 적은 소비 전력 및 다른 뛰어난 특징을 겸하고 있다. 현재 BicMOS 는 메모리 칩을 포함하여 특수한 응용분야에 크게 유리한데 이는 BicMOS 가 복잡한 공정 기술을 요구하여 단가가 높아짐에도 불구 하고 이러한 분야에서 뛰어난 성능을 보여 주기 때문이다.


2) 논리 회로의 특성 추출
-잡음 여유(noise margin)
논리 회로 계열의 내구성(robustness)은 잡음을 걸러 내는 능력, 즉 잡음 여유 NMh 와 NMl 에 의해 결정된다.
NMh = Voh – Vih
NMl = Vil – Vol
이상 적인 반전기에서는 NMh=NMl=Vdd/2 이다 .(Vdd 는 전력 공급 전압이다.)
이상 적인 반전기에서 문턱 전압 역시 Vm = Vdd /2 이다

참고 자료

없음