우선순위인코더
- 최초 등록일
- 2021.12.15
- 최종 저작일
- 2021.09
- 6페이지/ 한컴오피스
- 가격 2,500원
* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 낮은 한글 프로그램에서 열람할 경우 문서가 올바르게 표시되지 않을 수 있습니다.
이 경우에는 최신패치가 되어 있는 2010 이상 버전이나 한글뷰어에서 확인해 주시기 바랍니다.
소개글
"우선순위인코더"에 대한 내용입니다.
목차
1. [수행 및 제출 (1)] 8x3 우선 순위 인코더의 진리표를 작성 및 완성하시오.
2. [수행 및 제출 (2)] 앞의 진리표중 하나를 이용하여 우선순위 인코더를 VHDL로 설계하시오. [ 단, if ~ end if 구문을 사용 ]
3. [수행 및 제출 (3)] HDL로 설계한 우선순위 인코더를 컴파일, 시뮬레이션하고, 그 결과를 진리표와 함께 나타하시오.
4. [수행 및 제출 (4)] [수행 및 제출(3)]에서의 결과를 분석(3-1)하고 분석내용에 대해 설명(3-2)하시오.
5. [수행 및 제출 (5)] [수행 및 제출(3)]에서의 시뮬레이션에서 시뮬레이션 입력은 동시에 두 개 이상의 입력이 ‘1’이 될때 어떤 값이 인코딩되어 출력되는지 보이시오.
본문내용
library ieee;
use ieee.std_logic_1164.all;
entity k is
port ( D : in std_logic_vector(7downto 0);
V : out std_logic;
A : out std_logic_vector(2 downto 0));
end k;
architecture l of k is
begin
process(D)
begin
if D(7) = '1' then
V <= '1';
A <= "111";
elsif D(6) = '1' then
V <= '1';
A <= "110";
elsif D(5) = '1' then
V <= '1';
A <= "101";
elsif D(4) = '1' then
V <= '1';
A <= "100";
elsif D(3) = '1' then
V <= '1';
A <= "011";
elsif D(2) = '1' then
V <= '1';
A <= "010";
elsif D(1) = '1' then
V <= '1';
A <= "001";
elsif D(0) = '1' then
V <= '1';
A <= "000";
else
V <= '0';
A <= "000";
end if;
end process;
end l;
참고 자료
없음