A+ 디지털 시스템 실험 최종 프로젝트 자판기 <vending machine>, PPT포함

소개글

"A+ 디지털 시스템 실험 최종 프로젝트 자판기 "에 대한 내용입니다.

목차

1. 실험제목
2. 실험목표
3. 실험결과
4. 요약

본문내용

실험제목
최종 프로젝트 – Vending Machine

실험목표
① 자판기를 설계한다.
② FPGA 보드에 올려 동작을 검증한다.

실험결과
1. 프로젝트 설명 및 구현 방법
1) 모델, flow Chart, state diagram
자판기 프로젝트는 실제 자판기처럼 동작하게 하였다. 사용자가 임의의 금액을 투입하고 음료를 선택하면 음료가 출력되고 남은 금액이 반환된다. 모델과 Flow Chart는 [그림 1] 과 같다.
Verilog로 자판기를 구현하기 전에 먼저 State Diagram을 그리고 구현하고자 하는 동작을 확인해 보는 과정을 거쳤다. State Diagram은 [그림 2]와 같다.
2) 구조도
Flow Chart와 State Diagram으로 [그림 3]과 같이 전체적인 구조도를 만들었다. Quartus의 RTL을 이용한 구체적인 구조도는 [그림 4]와 같다.
3) Input 및 output
자판기는 총 6개의 Module로 구성되며 Top Module은 Vending Machine Module이 된다. Vending Machine Module의 입출력은 다음과 같다.
① Input
∙ RST, CLK, Change_sel : 1bit
∙ Coin [2:0] : 3bit, Coin[0]=50원, Coin[1]=100원, Coin[2]=500원
∙ Coffee [2:0] : 3bit, Coffee[0]=150원, Coffee[1]=350원, Coffee[2]=500원
② Output
∙ oS_COM [7:0] 8bit
∙ oS_ENS [6:0] : 7bit

참고 자료

없음