14장 JFET 바이어스 회로 설계 예렙

목차

1. 실험에 관련된 이론
2. 실험회로 및 시뮬레이션 결과
3. 실험방법 및 유의사항
4. 참고문헌

본문내용

실험에 관련된 이론
BJT와 같이 접합 전계효과 트랜지스터(JFET)은 차단, 포화, 선형의 세 가지 영역에서 동작한다. JFET의 물리적 특성과 JFET에 연결된 외부회로가 동작 영역을 결정한다. 이 실험에서는 JFET의 주어진 회로 규격들에 부합하여 선형 영역에서 동작하도록 바이어스 한다.
같은 종류의 JFET라 해도 그 특성에는 큰 편차가 있다. 따라서 제조사에서는 일반적으로 드레인 특성곡선을 공개하지 않고 그 대신 포화전류와 핀치 오프 전압의 규격을 제공한다. 설계자는 이 두 값과 Shockley 방정식을 이용하여 그 중간에 위치한 드레인 전류와 게이트-소스 전압의 값을 구하고 이를 시작으로 전달 특성곡선을 구성하여 설계를 시작한다.
이번 실험에서 수행할 두 개의 바이어스 설계에서는 전달 특성곡선과 동작점의 조건을 함께 이용해 다양한 회로 요소에 필요한 값을 결정할 것이다. 두 경우 모두 Q점을 주어진 직류 동작점이나 그 근방에 위치시키고, 지정된 교류 신호를 왜곡 없이 증폭하기 위한 과정이 제시될 것이다. 설계가 끝나면 실제 회로를 구성하고 직류 측정을 통해 회로가 정상적으로 동작하는지 확인한다. 설계 결과가 주어진 조건에 맞지 않을 경우, 정정하는 과정이 제시되어 있다.

참고 자료

전자회로실험 제10판
https://en.wikipedia.org/wiki/JFET