2. PACKAGE 구조설계 개요

소개글

반도체 Package구조 개요를 상세히 설명된 자료입니다.

목차

Ⅱ. 구조설계

1. 기술문제

2. 응력해석수법

3. 구조해석

4. 주요구성재료의 강도특성

5. 신뢰성평가 수법

본문내용

1. 기술문제
PLASTIC PACKAGE 는 기기의 고집적화, 고밀도화의 요구에 따라,
CHIP 의 대형화에도 불구하고, PACKAGE 외형이 소형, 박육화(薄肉化)
되고 있다. 이런 경향은 PACKAGE 구성재료간의 열팽창계수차에 의해,
RESIN 에 발생하는 응력을 증대시키기 때문에, RESIN CRACK, WIRE
OPEN, 계면박리 등의 고장을 일으키는 경우가 있다.
그림 7 은 MEMORY 의 동향을 PACKAGE 와 관련하여 본 것으로,
MEMORY 용량의 증가에 따른 CHIP 면적비(＝CHIP 면적/PACKAGE 면적)의
추이를 나타내고 있다. 이 CHIP 면적비는 PACKAGE 내의 열응력 크기의
지표가 될 뿐이지만, MEMORY 용량의 증가에 따라 CHIP 면적비가 증가
하고 있음을 알 수 있다. 예를들면, 1M DRAM 은 종래의 것에 비해
CHIP 면적비가 가장 커, PACKAGE 구조설계도 엄격해 진다. 다음에,
PLASTIC PACKAGE 에서 생기는 고장 MODE 에 대하여 설명한다.
PLASTIC PACKAGE 의 고장은 PACKAGING 혹은 기판에의 실장공정중에
발생하는 것과 사용시(또는 신뢰성시험시)에 발생하는 것으로 대별
된다. 전자의 대표적인 것은 CHIP CRACK, SOLDER REFLOW CRACK 이고,
후자의 고장은 TEMP. CYCLE 에 의한 RESIN CRACK, Al 배선부식
등이다.

참고 자료

없음