전자회로2 설계 과제 4. Feedback

소개글

아주대 전자회로

목차

1) Design Problem : Find , , , , .
2) Spice Problem : Sedra_lib 의 NMOS0P5 를 사용하여 위에서 계산한 값으로

본문내용

<설계과제 4. Feedback 회로 설계>
그림과 같은 Feedback 회로를 설계하시오.
1) Design Problem : Find , , , , .
Breaking the loop
⇒
채널 길이 변조()를 무시하면, CS단 에서의 전압이득()과 SF단 에서의 전압이득(1 : 라고 할 때)을 고려하여 회로를 해석한다.
2) Spice Problem : Sedra_lib 의 NMOS0P5 를 사용하여 위에서 계산한 값으로
Simulation 을 확인하고 설명하시오.
A. BIAS POINT(VOLTAGE와 CURRENT)를 확인하시오.



PSPICE 시뮬레이션을 통한 결과 BIAS POINT(VOLTAGE)=1.104V, BIAS POINT(CURRENT):입력전류1.0uA, 출력전류 111.4uA 측정되었다. 으로 직접 계산한 결과 값과 다소 큰 오차가 발생하였다. 오차 원인을 살펴보면, PSPICE 시뮬레이션으로 전류, 전압을 측정할 때 커패시터의 영향으로 주파수에 따라 그 값이 변하는 반면에 직접 식을 이용하여 계산한 값은 회로를 직접적으로 해석하여 계산하였기 때문에 오차가 발생하였다. 회로가 고주파(시뮬레이션 결과 약260MHz)에서 동작할 경우, 로 회로를 직접적으로 해석한 결과와 비슷한 결과를 얻을 수 있다.
B. Magnitude 와 Phase 를 확인하시오. (Iin 에 IAC 사용, Vout Load 는 1uF) phase margin
확인하시오.


귀한 시스템의 안정성의 양을 표시하는데 일반적으로 사용되는 측도는 ‘위상 마진(PM : Phasse Margin)으로 시스템이 더 안정할수록 와 -180° 사이의 차이는 더 커지게 된다.
PSPICE 시뮬레이션을 통한 Magnitude와 Phase을 살펴보면, 로 로 결과를 얻을 수 있다. 보통 Phase Margin이 60°이상이면 안전하다고 판단하기 때문에 회로는 안정하다는 결론을 PSPICE 시뮬레이션을 통해 얻을 수 있다.

참고 자료

- Fundamentals of Microelectronics / Behzad Razavi 저 / WILEY / 2008
- 전기전자회로설계 / 오창록 저 / 기전연구사 / 2008