• 파일시티 이벤트
  • LF몰 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트
  • 통합검색(2,914)
  • 리포트(2,700)
  • 자기소개서(120)
  • 시험자료(51)
  • 방송통신대(27)
  • 논문(14)
  • 서식(1)
  • 이력서(1)

바로가기

NAND 독후감 - NAND 관련 독후감 4건 제공

"NAND" 검색결과 141-160 / 2,914건

  • 워드파일 디집적, 디지털집적회로설계 실습과제 9주차 인하대
    NAND GATE의 Delay, Power NAND gate의 propagation delay를 측정하기 위한 코드이다. ... NAND gate의 optimization 그림6은 NAND gate 최적의 P/N ratio를 측정하기 위해 optimization을 수행하는 코드이다. ... 그림2는 NAND gate의 input에 대한 결과 파형을 나타낸것이다.
    리포트 | 9페이지 | 1,500원 | 등록일 2021.08.31
  • 파일확장자 중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 7차예비보고서-논리함수와 게이트
    준비물스위치 : 2 개AND gate (74HC08) : 2 개OR gate (74HC32) : 1 개Inverter (74HC04) : 2 개NAND gate(74HC00) ... 게이트 설계 및 특성 분석(A) Vcc 를 5V(논리값 1)에서 0V(논리값 0)로 단계적으로 변화시켜서 NAND 게이트가 동작하는 최소 정격 전압을 구하는 설계 방법을 생각하고, ... 정격 전압은 voltage supply 인 Vcc 를 변화시켰을 때, 논리함수의 입출력이 맞게 동작하는 최소 Vcc 전압을 구하여 알 수 있다.이때, 우리가 사용하는 74HC00 NAND
    리포트 | 6페이지 | 1,000원 | 등록일 2021.10.06
  • 워드파일 아날로그및디지털회로설계실습 / 예비보고서 / 7. 논리함수와 게이트 /
    NAND게이트에 전압을 5 V에서부터 0 V까지 단계적으로 인가하면서, NAND게이트가 위 진리표와 맞게 동작하는 최소의 Vcc전압을 측정한다. ... 설계실습 계획서 7-3-1 XNOR 게이트 설계 및 특성 분석 (A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR ... (Exclusive NOR)의 진리표를 사용하여, AND, OR, NOT 게이트로 XNOR의 회로도를 설계한다. 1) NAND 2) NOR 3) XOR 4) XNOR 입력 a 입력
    리포트 | 4페이지 | 1,500원 | 등록일 2020.11.27
  • 한글파일 실험21_De Morgan의 법칙_예비레포트
    두 번째 법칙을 살펴보면, A와 B의 AND연산의 역은 NAND 게이트로 나타낼 수 있다. 따라서 2입력의 NAND연산은 각 입력의 역의 OR연산과 동일하다. ... 제목 : De Morgan의 법칙 ⑴ NOT, NOR 및 NAND 논리함수의 진리표 및 회로 기호를 작성하라. ... 입력 NOT 출력 A Y 0 1 1 0 입력 NAND 출력 A B Y 0 0 1 0 1 1 1 0 1 1 1 0 입력 NOR 출력 A B Y 0 0 1 0 1 0 1 0 0 1 1
    리포트 | 2페이지 | 1,000원 | 등록일 2020.04.15
  • 한글파일 예비보고서(1) 기본논리게이트
    A B X 0 0 0 0 1 1 1 0 1 1 1 1 표시기호 진리표 (4) NAND 게이트 및 NOR 게이트 1 NAND 게이트 NAND 게이트는 만능 게이트로 사용되며, NAND ... NAND 게이트는 NOT 게이트와 AND 게이트의 단축어이며, AND 게이트의 보수화된 출력을 갖는다. ... 이러한 NAND 게이트는 모든 입력이 ‘1’일 때만 ‘0’의 출력을 발생하며 입력 중 하나라도 ‘0’이면 출력은 ‘1’이 된다.
    리포트 | 7페이지 | 2,000원 | 등록일 2020.10.14
  • 한글파일 Logic 연산과 gates 실험보고서
    ABC`=` bar{A BULLET B} 1 1 0 0 1 0 1 0 0 1 1 1 multisim_NAND gate 표 11. NAND의 진리표 9. ... NAND (NOR) as an inverter 9.1 NAND gate의 입력을 그림 10의 (c)와 같이 한군데 연결하였을 때의 예상되는 결과를 표 12-C 란에 적어 본다. ... IC NAND gate 8.1 TTL IC 7400에는 4개의 2-입력 NAND gate가 들어 있다. pin번호와 각각의 기능을 적어둔다. 8.2 그림 10의 (b)와 같이 연결한다
    리포트 | 18페이지 | 1,000원 | 등록일 2021.04.06
  • 한글파일 4주차 예비 - 논리 게이트 및 부울 함수의 구현
    및 NOR 게이트 : AND 게이트와 OR 게이트에 각각 NOT 게이트를 결합한 회로가 NAND, NOR게이트이다. ... 기초회로실험1 전자공학부 4주차 실험제목 : 논리 게이트 및 부울 함수의 구현 실험목적 : (1) AND, OR, NOT, NAND, NOR, XOR, XNOR의 논리함수 개념과 Gate의 ... NAND게이트는 입력값이 모두 1일때만 0이 출력되고, NOR 게이트는 입력값이 모두 0일때만 1이 출력되는 회로이다. (5) Exclusive-OR 게이트 : 두 개의 입력이 서로
    리포트 | 5페이지 | 1,500원 | 등록일 2020.10.01
  • 한글파일 TTL gates 실험보고서
    NAND gate로 꾸민 gate 1.1. 7400 NAND gate를 이용하여 그림 1과 같이 꾸민다. 입력에 따른 출력의 변화를 살펴보고 표 1의 진리표를 완성한다. ... gate_(a) A B C 1 1 0 0 1 0 1 0 0 1 1 1 표 4. open collector NAND의 진리표 multisim_open collector NAND gate ... NAND로 꾸민 XOR gate의 timing diagram 3. open collector gates 3.1.
    리포트 | 12페이지 | 1,000원 | 등록일 2021.04.06
  • 한글파일 디지털 시스템의 설계단계는 어떻게 구분되며, 각 단계에서 수행하는 일은 무엇인지 설명하시오. 할인자료
    부울함수 F(x,y,z)`= sum _{} ^{} m(1,2,3,4,5,7)를 NAND 게이트로 구현하시오. NAND 회로를 구현하는 방법 은 두 가지가 있다. ... 부울함수 를 NAND 게이트로 구현하시오. 9. 논리함수 를 4?1 멀티플렉서를 이 용하여 설계하시오. 10. ... 부울함수 를 NAND 게이트로 구현하시오. 9. 논리함수 를 4?1 멀티플렉서를 이 용하여 설계하시오. 10.
    방송통신대 | 7페이지 | 8,000원 (5%↓) 7600원 | 등록일 2020.07.07 | 수정일 2020.08.09
  • 워드파일 반도체 공정 레포트2 (Flash memory)
    Flash Memory는 구조에 따라 NOR Flash와 NAND Flash로 나뉜다. NOR 플래시는 병렬의 구조, NAND 플래시는 직렬의 구조로 생각할 수 있다. ... Bae, “Samsung’s 3D V-NAND breaks through chip scaling limits” 3D NAND flash memory 신뢰성 특성 중 정보의 비 휘발성 ... NAND와 NOR의 Erase Mechanism은 FN Tunneling으로 같다.
    리포트 | 11페이지 | 1,000원 | 등록일 2021.01.15 | 수정일 2021.01.17
  • 한글파일 홍익대 디지털논리실험및설계 2주차 예비보고서 A+
    A, B를 NAND 게이트로 입력받고 출력값을 또 하나의 NAND 게이트의 두 입력값으로 한다. 1.3 응용 실험 (1), (2), (3)의 회로를 구현하시오. ... 실험 준비 1.1 NAND 게이트 7400, NOR 게이트 7402, XOR 게이트 7486의 datasheet를 확인하시오. ... 게이트를 두 개 연결하여 (0,0)->1, (0,1)->1, (1,0)->1, (1,1)->0의 출력값을 또 하나의 NAND 게이트의 두 개의 입력값으로 연결하였다.
    리포트 | 6페이지 | 1,000원 | 등록일 2023.09.18
  • 한글파일 디지털회로실험 가산기 결과보고서
    고찰 이번 실험을 통해 2진수 시스템에서 반가산기와 전가산기에 대해 알아보고 NAND게이트를 통해 구현해보았다.
    리포트 | 4페이지 | 1,500원 | 등록일 2021.04.16
  • 한글파일 부경대학교 전자회로실험 보고서 가산기
    5.1 예비보고에서 설계한대로 7400계열의 NAND 게이트들을 연결하여 반가산기를 구현하라. ... 우리는 NAND게이트를 이용하여 반가산기, 전가산기, 2bit 덧셈기를 구현했다. (실제로 전가산기와 2bit 덧셈기는 구현하지 못했다. ... 회로 구성이 매우 복잡하고 어려웠다.) : nand로 구성된 반가산기를 문제에 맞게 구성하였으나 5v부근이아닌 3v부근에서 참값이 나타나고 회로내에 형성되어야할 전압이 나타나지않아
    리포트 | 4페이지 | 2,500원 | 등록일 2020.06.03 | 수정일 2023.12.08
  • 워드파일 논리 게이트 및 부울 함수의 구현 예비
    NAND 및 NOR 게이트 NAND 게이트는 AND 게이트와 NOT 게이트를 결합한 회로이며, 입력 A, B가 모두 1일 때 AND 게이트의 출력은 1이 되지만, NAND 게이트 출력은 ... 입력신호 중 어느 하나라도 0이 되면 NAND 출력은 1이 되는 회로이다. ... 예비과제 NOT, AND, OR, NAND, NOR 및 Exclusive-OR 게이트의 진리표를 작성하라.
    리포트 | 8페이지 | 1,000원 | 등록일 2021.04.20
  • 워드파일 [예비보고서] 7.논리함수와 게이트
    NAND 게이트의 Truth table을 생각하면, 입력에 하나 이상의 Low 가 존재할 때 High를 출력한 다. ... NAND 게이트의 하나의 입력을 Low로 고정한 상태로, 나머지 입력은 직류전원장치를 이용하 여 5V로부터 점차 낮춘다. ... 본 실습에서 사용 하는 NAND gate 74HC00의 구성을 살펴보면, PMOS와 NMOS가 상보적으로 동작하는 CMOS를 이용한 논리 게이트이다.
    리포트 | 4페이지 | 1,000원 | 등록일 2023.01.03
  • 워드파일 기초실험1 DeMorgan's Law 결과보고서 (인하대 기초실험1)
    Gate만 이용하여 실험 2input NAND Gate 2개와 3input NAND Gate 1개 연결하여 실험 진행 첫번째 2input NAND Gate 1번에 input A, ... 5번에 input B, 두번째 2input NAND Gate 2번에 input C 연결하고 3input NAND Gate 12번에서 멀티미터를 이용하여 결과 확인 아래 그림 형태로 ... (출력 1’은 두번째 2input NAND Gate, 출력 1’’은 3input NAND Gate) A B C 출력 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0
    리포트 | 10페이지 | 1,000원 | 등록일 2022.04.03
  • 워드파일 논리게이트 결과보고서 A+
    실험목적 NAND, NOR, NOT 게이트의 진리표를 실험적으로 결정한다. 다른 논리 게이트를 만들기 위해 NAND와 NOR게이트를 사용한다. 2. ... NAND게이트와 NOR게이트를 이용하여 다른 게이트를 만드는 이유는 NAND, NOR로 다 구현이 가능하기 때문이다. ... 결과 분석 각 실험 결과는 7400 2입력 NAND게이트와 7402 2입력 NOR게이트를 사용하여 여러 논리 게이트를 구현한 것이다. 표 3-2는 NAND게이트를 구현한 것이다.
    리포트 | 7페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.11
  • 워드파일 [A+] 중앙대 아날로그 및 디지털회로 설계실습7 논리함수와 게이트 예비보고서
    0)로 단계적으로 변화시켜서 NAND 게이트가 동작하는 최소 정격 전압을 구하는 설계 방법을 생각하고, 그 단계적 방법을 구체적으로 서술한다. ① NAND gate의 전원 단자에 ... Vcc와 GND를 연결한다. ② NAND gate의 하나의 입력을 Vcc에 연결하고 다른 입력은 함수 발생기에 연결한다. ③ 오실로스코프에 함수 발생기와 NAND gate의 출력을 ... 연결한다. ④ 오실로스코프의 화면으로 NAND gate의 출력 파형이 truth table에 따라 정상적으로 작동하는지 확인한다. ⑤ NAND gate의 전원 단자에 걸리는 전압 Vcc
    리포트 | 5페이지 | 1,000원 | 등록일 2021.09.06
  • 워드파일 (A+ 컴퓨터의이해,1-1공통) 슈퍼컴퓨터, 메타버스가 이용되는 사례를 하나만 선택하여 설명하고 반도체 기억장치의 발달과정에 대하여 설명하라.
    ) 대용량 저장이 가능한 3D NAND 플래시 메모리 기술이 개발되었다. 3D NAND는 2D 평면 구조가 아닌, 3차원 구조로 데이터를 저장할 수 있는 기술로 기존의 2D NAND보다 ... SSD는 주로 노트북, 태블릿, 스마트폰 등에서 사용한다. ⑥ 2010년대: 3D NAND 플래시 메모리 및 휘발성 메모리 MRAM(Magnetic Random Access Memory
    방송통신대 | 9페이지 | 5,500원 | 등록일 2023.04.01
  • 워드파일 14주차 Digital CMOS Circuit 예비보고서
    CMOS NAND Gate PMOS와 NMOS를 두 개씩 사용하여 설계한 NAND gate다. ... CMOS NAND Gate PMOS 2개, NMOS 2개를 이용하여 CMOS NAND Gate를 설계 VDD는 3V로 고정 VA : 3VPP, 1kHz, 사각파 (offset = 1.5V ... ) VB : 3VPP, 2kHz, 사각파 (offset = 1.5V) 오실로스코프로 VO 확인 NAND의 진리표를 작성하고 실험 결과와 비교 Lab 2.
    리포트 | 9페이지 | 1,000원 | 등록일 2021.11.08
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업