디집적, 디지털집적회로설계 실습과제 9주차 인하대

소개글

"디집적, 디지털집적회로설계 실습과제 9주차 인하대"에 대한 내용입니다.

목차

1. NAND GATE의 Delay, Power
2. NAND gate의 optimization
3. XOR gate의 Delay, Power
4. XOR gate의 optimization
5. 1-bit Full Adder의 Delay, Power
6. 고찰

본문내용

1. NAND GATE의 Delay, Power

NAND gate의 propagation delay를 측정하기 위한 코드이다. Transistor를 사용하여 NAND gate를 구현하는 부분 까지는 이전 실습에서 구현했던 방식과 동일하다. Input signal은 inA의 변화 (1->0, 0->1)와 output의 변화에 따른 delay를 측정하는 것이 목표이기 때문에 inB의 signal 변화와 겹치지 않도록 주기 폭을 크게 설정해 주었다. 같은 시기에 동시에 신호가 변화하게 되면 어느 input에 대해 delay가 구해졌는지 알 수 없기 때문이다. 구현부 다음 단락부터 delay를 측정하기 위한 구간이다. 그림2를 살펴보자. 그림2는 NAND gate의 input에 대한 결과 파형을 나타낸것이다.
우선 t_pdf를 측정하기 위해서 시작점을 out의 첫번째 falling 신호로 잡았다(부호가 반대일 시 TRIG와 TARG를 교환할 수 있다). TRIG로 시작점 v(out)을 설정하고 VAL에는 3.3V의 50%지점인 1.65V를 넣어주었다. 그림2를 보면 out의 첫번째 falling 부분의 1.65V 지점을 얻는 것이기 때문에 FALL =1 로 설정하여 첫번째 falling을 가리키도록 했다. 다음으로 TARG로 종료점을 설정했다. inA신호를 선택했고 마찬가지로 1.65V, 그리고 입력에 대한 output의 변화 (3.3->0)를 살펴보는 것이기 때문에 out의 첫번째 falling이 발생하는 지점, 즉, inA의 3번째 rising 부분을 택했다. 이렇게 t_pdf를 구했다. 비슷하게 t_pdr을 구하기 위해 다음 단락을 작성했다. 시작점을 inA로 정하고 inA의 3번째 falling 지점에서 out이 rise 되기 때문에 FALL = 3으로 설정했다. 종료점은 out의 첫번째 rising 부분이 된다(out이 0->3.3으로 변화하는 지점). 이후 t_pd는 t_pdf와 t_pdr의 평균으로 구한다.

참고 자료

없음