"vhdl done" 검색결과 1-4 / 4건

• 

  VHDL 프로젝트, 볼링스코어 계산 시스템

  std_logic_vector(3 downto 0); SCORE2 : out std_logic_vector(1 downto 0); FRAME : out std_logic_vector(3 downto 0); DONE

  리포트 | 26페이지 | 4,000원 | 등록일 2008.04.13

  다운로드 장바구니
• 

  VHDL코드를 이용한 spartan-3 보드구현(spartan 보드 사용법)

  Configuration "DONE" LED 3. Xilinx Platform Flash PROM : XCF02S 2Mbit 4. ... VHDL Simulation & Synthesis VHDL을 사용하는 입장에서 고려해야 할 중요한 사항 중에 하나는 시뮬레이션과 합성 단계이다. ... 그래서 다시 VHDL 파일을 수정하여 컴파일 하고 시뮬레이션하고 반복과정을 거친다. 의가 가능하다.

  리포트 | 29페이지 | 3,000원 | 등록일 2008.06.01

  다운로드 장바구니
• 

  [디지털시스템설계] 디지털시스템설계

  else y if s='1' then y ... ..PAGE:1 Control circuit Done Function w bus clock R0 R3 A G AddSub Extern R0in R0out R3in R3out Ain ... y1 y2 y3 yo yo y1 y2 y3 1 1 1 > Function Register f1 f0 Rx1 Rx0 : IN STD_LOGIC_VECTOR(1 DOWNTO 0) ; Done

  리포트 | 15페이지 | 1,000원 | 등록일 2003.10.10

  다운로드 장바구니
• 

  vhdl 프리젠테이션 지료(영문)

  process for communication between different processes Initialization of objects declared in a process is done ... in VHDL Behavioral Description in VHDL ..PAGE:15 A Full Adder Full Adder X Y Cin Cout Sum 0 0 1 1 1 ... design and documentation tool. 1987:IEEE standard “VHDL 1076” :VHDL-87 1992:released to “IEEE 1164” 1994

  리포트 | 33페이지 | 1,000원 | 등록일 2000.10.11

  다운로드 장바구니