"인하대 vlsi 3주차" 검색결과 1-4 / 4건

• 

  인하대 VLSI 설계 3주차 NAND,NOR,AND,OR

  Y(출력) = 3. ... NMOS: 직렬 연결(Series)되어 두 Input 모두 1일 때만 Y 노드가 GND와 연결되어 0이 출력되는 Pull-down network를 구성한다. eq \o\ac(○,3) ... Tran 시뮬레이션 결과를 보면 입력 신호 A, B 중 하나라도 0이면 1을 출력, 2.1u~2.3u 구간처럼 A와 B가 둘 다 1인 경우 0을 출력하는 것을 확인할 수 있다.

  리포트 | 12페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.21

  다운로드 장바구니
• 

  인하대 vlsi 3주차 nand,nor,and,or

  위의 그림처럼 NAND를 설계하려면 아래의 Nmos-network를 a*b로 직렬로 만들어주면되고, 그 위의 Pmos-network는 dual형태로 만들어주면 된다. ... 반대로 NOR gate는 NAND형태에서 각각 dual을 취해주면 만들 수 있다.

  리포트 | 23페이지 | 3,000원 | 등록일 2020.07.09 | 수정일 2020.07.15

  다운로드 장바구니
• 

  삼성전자 인턴 자기소개서

  [적극적인 인간] 인하대 기업가센터가 주관한 슈퍼 챌린지 해커톤에 도전해 소극적인 자세를 극복했습니다. ... 그리고 현재는 CMOS VLSI 설계를 통해 Layout 설계에 대해 배우고 있습니다. 엔지니어는 끊임없이 자기 자신을 시험하고 증명해야 한다고 생각합니다. ... 저는 전공과목 수강과 설계 프로젝트 진행을 통해 회로 설계 역량을 키워왔고 이번 학기에는 VLSI 설계 과목을 통해 Layout 설계 역량을 키우기 위해 노력하고 있습니다.

  자기소개서 | 4페이지 | 3,000원 | 등록일 2020.03.12

  다운로드 장바구니
• 

  지능정보시스템(신경망)

  이후 국내 연구자들의 신경망 분야로의 관심 증대와 외국에서 귀국한 연구자들로 인해 신경망 연구가 활발히 진행되어 포항공대ㆍ경북대ㆍ연세대ㆍ서울대ㆍ충남대ㆍ인하대 등 대학과 전자통신연구소ㆍ시스템 ... 단층, 2층, 3층 perceptron 들의 구조와 결정 구역 4. 신경망의 주된 단점 신경망은 학습을 통해 자신이 얻고자 하는 결과를 얻을수 있 ... 둘째 이유는, 그 사이 급속히 발달한 컴퓨터가 대규모 시뮬레이션을 비교적 빠른 시간내에 해 줄 수 있게 된 것이다.

  리포트 | 6페이지 | 1,000원 | 등록일 2006.09.19

  다운로드 장바구니