디지털논리회로실험 - 제 3장 Exclusive 게이트

소개글

파형과 회로도 그리고 자세한 블록도 까지 다 있습니다.
좋은 자료 입니다. 참고하시면 좋을 듯 싶네요.

목차

1. 실험 목적 및 기본 개념
2. 실험 과정, 회로도 및 타이밍 다이어그램
그리고 예비실험 및 조사

(1) XOR(Exclusive-OR) Gate
(2) XNOR(Exclusive-NOR) Gate

본문내용

제 3장 Exclusive-OR, Exclusive-NOR 게이트


1. 실험 목적 및 기본 개념
실험 목적: Exclusive-OR(XOR), Exclusive-NOR(XNOR) 게이트의 기본 논리동작 및 특성을 실험을 통하여 이해, 응용 능력 배양.

※ Exclusive는 베타적인 성향을 띤다.

※ Exclusive-OR 응용
가장 간단한 방법으로는 데이터에 에러 검출용 비트 하나를 추가시켜 전송하는 것.
에러 검출용 비트를 패리티 비트(Parity Bit). 패리티 비트의 종류로서는 “1”의 개수의 합이홀수 개가 되도록 하는 홀수(Odd = 기수)패리티 비트와 짝수 개가 되도록 하는 짝수
(Even = 우수)패리티 비트. 홀수 개가 되는 uddn를 홀수 패리티 비트 체크 코드(Odd Parity Bit Check Code). 에러 검출을 완벽하게 할 수 없어 조금 더 진보된 방법. 한 워드(Word)의 통신이 끝날 때마다 수평 방향으로도 검출하여 2중 패리티 비트 방법을 사용.

2. 실험 과정, 회로도 및 타이밍 다이어그램
그리고 예비실험 및 조사

(1) XOR(Exclusive-OR) Gate
XOR 게이트는 2개 이상의 입력과 1개의 출력.
입력이 2개일 경우 입력에 각각 “0”과 “1”의 서로 다른 신호를 가할 때 “1”의 출력을 나타내고, 입력에 서로 같은 신호를 가할 때 “0”의 출력을 나타냄.
3입력 이상의 XOR 게이트에서는 입력신호의 “1”이 홀수 개일 때 “1”의 출력을 나타내고 입력신호의 “1”이 짝수 개일때 “0”의 출력을 나타내는 변형된 OR게이트 회로.
Boolean 함수로 표시할 때 원안에 OR 연산자를 넣은 ‘⊕’ 형태로 표시하는 게이트.


(2) XNOR(Exclusive-NOR) Gate
XOR 게이트의 출력에 인버터를 삽입한 게이트.
입력이 2개일 경우 입력에 서로 같은 신호를 가할 때 “1”의 출력을 나타내고, 입력에 각각
“0”과 “1”의 서로 다른 신호를 가할 때 “0”의 출력.

참고 자료

없음