논리회로실험 counter resister

소개글

논리회로실험 counter resister

목차

없음

본문내용

※ 결과 분석
(J=K=1일때, CL=0이면 Q는 그대로 CL=1이면 Q는 반전)
J-K플립플롭의 동작에 의해 A와 A`, B와 B`의 파형을 출력할 수 있다. 펄스가 하나 지날 때 마다 B와 A가 1씩 가산되어 변화되는 2-bit 2진수의 형태를 보였다. 그리고 이들 파형의 합성을 통해, 4클럭의 주기를 갖는 4개의 다른 파형을 얻을 수 있었다.
기록된 파형을 보면 알 수 있듯이,
A`B`의 합성은 카운트 상태 00일때
AB`의 합성은 카운트 상태 01일때
A`B의 합성은 카운트 상태 10일때
AB의 합성은 카운트 상태 11일때
각기 1의 출력을 내보이고 있다.

참고 자료

없음