[공학기술]순서회로 설계 (스톱워치)
- 최초 등록일
- 2007.07.12
- 최종 저작일
- 2007.01
- 8페이지/ MS 워드
- 가격 1,000원
소개글
동기식 Flip Flop를 기본 개념을 이해하고, 순서 회로(스톱워치)를 설계한다.
목차
1. 목적
2. JK - F.F을 이용한 D - F.F, T-F.F
3. Timing chart 및 회로도
3. 실험 및 결과분석
4. 스톱워치
5. Timing chart 및 회로도
6. 실험 및 결과분석
본문내용
④ 결과 분석
- 예비 Report에서는 실험에 의한 회로 둘다 카운터는 작동한다. 예비 Report와 실험에 의한 회로의 차이점은 예비 Report에서는 Start/Stop 스위치가 항상 On되었을 경우에만 카운터가 작동하고 Off되었을 경우에는 카운터가 멈춘다. 즉, Start/Stop 스위치가 한번 눌렀을 경우에 카운터가 스위치가 작동하고 다시 누르면 카운터가 멈추는 동작을 원할경우에는 ‘2)-②’와 같이 회로구성을 해야한다. Timing Chart(‘2)-①’)를 보면 T-F.F에서 Input 항상 High상태로 두고 스위치를 작동(한번 누르는 동작)할 때 Low로 되었다가 다시 High로 바뀌면서 한 펄스(신호)가 발생한다. JK-F.F은 Falling edge에서 작동하므로 T-F.F에서는 신호가 반전되어 High신호가 출력되고 AND-Gate에는 함수발생기에서 발생하는 펄스를 그대로 출력한다. 여기서 스위치를 다시 작동하면 한 펄스가 작동하고 T-F.F에서 반전이 일어나 Low가 출력되므로 AND-Gate에는 항상 Low값이 출력되므로 카운터는 멈춘다. Reset 스위치는 데이터를 초기화 하는데 이용한다.
참고 자료
없음