[latch up]Well formation in cmos
- 최초 등록일
- 2005.12.11
- 최종 저작일
- 2005.08
- 19페이지/ MS 파워포인트
- 가격 2,000원
소개글
반도체 공정 흐름도와 cmos소자의 well formation및 구조에 대해 정리 하였습니다.
well structure와 Cmos well technology issues그리고 LATCH UP등에 대해
자세히 다루고 있습니다.
목차
-. Introduction of well structure
-. Cmos well technology issues
-. LATH UP
-. Isolation technology
-. process flow of cmos
본문내용
ISOLATION Technology
. ISOLATION Technology
LOCOS
* Bird’s beak
* The Kooi effect
: SiO2와 Si 사이에 Si3N4(지크로로시란)형성 (White ribbon)
Poly- Buffered LOCOS(PBL)
* Oxide pad-> Poly buffered pad, thicker nitride
* Poly silicon이 쿠션 역할
Shallow Trench Isolation (STI)
* Anisotropic(이방성) Etch
* No Bird’s Beak
* No Encroachment
ISOLATION LAYER DEPOSITION
Formation of Si O2 Layer - Silicon surface에서 Si 와 O2 가 반응 하여 Si O2 Layer를 형성
Vt implant 시 Si보호
Si과 Nitride의 중간층으로써 Buffer역할
Formation of PAD Nitride – PAD Nitride Layer(SiN4 ) 를 형성
후속공정(CMP, Plasma Etch)으로 부터 Si surface 보호 및 불순물 유입 차단
후속공정 STI Liner Ox 형성시 Oxidation Mask 이용
참고 자료
VLSI 소자 공학