[물리전자2] 과제5 한글작성 내용 요약 Load line부터 (6단원)

소개글

Solid State Electronic Devices By Ben Streetman & Sanjay Banerjee Seventh Edition (2016)
책을 기반으로 한 광운대학교 물리전자2 수업의 5번째 과제입니다.

Load line부터의 내용을 담았습니다.
해당 과제물들과 함께 A+를 받은 자료입니다.

영문과제이지만 처음 작성 하였던 한글버전이 내용 이해에 도움이 될 것 같아 한글판으로도 남깁니다.

목차

없음

본문내용

1 - a. For figure 6-2, significance and purpose of load line
외부에서 인가하는 전압에 따른 출력되는 전류 값을 예측 하기 위해 load line이 필요하다. 트랜지스터 내부값이 vD와 iD는 실험을 통해 그래프로 그릴 수는 있어도 수식으로 나타내기는 어렵다. 이 때 E = iDR+vD의 그래프와 트랜지스터의 I-V characteristic를 한 그래프에 그려 나온 접점이 steady state value of the current and voltage가 된다.

1 - b. For figure 6-2, purpose of VG in 6-2(a), 6-2(b)?
Fig.6-2(b)에서는 VG에 따라 iD와 vD가 달라지는 걸 볼 수 있다. VG가 커질수록 steady state value of the current는 커지고 전압은 낮아진다. 반대로 VG가 작아질수록 전류는 작아지고 전압이 커진다. 즉, VG를 키우면 전류가 더 증가해 트랜지스터가 turned on되며, VG를 줄이면 전류가 감소에 turned off된다. 이는 VD와 VG의 비율인 amplication factor를 통해 VG에 따라 전압과 전류가 몇배나 바뀌었는지 알 수 있다.

2. For figure 6-3, how JFET can be controlled in terms of biasing among S, G & D
좌측 그림을 보면, 빨간색 라인 안쪽은 이전에 우리가 다뤘던 p-n-p와 같은 형태이다.

참고 자료

없음