전자회로1 hspice 프로젝트

소개글

"전자회로1 hspice 프로젝트"에 대한 내용입니다.

목차

없음

본문내용

그림 1-1 회로의 netlist를 작성하고 트랜지스터 M1의 transconductance이 최댓값을 갖는 gate 전압(VIN), 그리고 이 때 트랜지스터 M1의 operationg region을 확인하세요.

DC전압원인 V2의 전압을 0V~1.8V까지 0.001V step으로 변화시켰을 때 그림 1-1 회로의 시뮬레이션 결과 VIN,VOUT 파형은 위와 같다. V2, 즉 VIN은 일정한 기울기로 증가하고 있으며 VOUT, 즉 VDS는 VIN이 증가함에 따라 감소하는 것을 보여준다. 위의 회로에서 VDD=VDS+R1ID이다. 이때 VDD=1.8V로 일정하며 ID= 0.5 μnεox/toxW/L[2(VGS−VTH)VDS−VDS^2]이므로 VGS(VIN)이 증가할수록 ID도 증가하여 VDS값은 감소하게 된다.

1-1 회로 시뮬레이션 결과 파형 모양이 위의 그림과 매우 유사하다는 것을 확인할 수 있다. 입력 전압 VGS에 대한 출력 VDS 그래프는 위와 같으며 전류가 거의 흐르지 않아 VDS=VDD인 영역은 Cutoff 영역이며 VGS-VTH=VDS가 되는 지점이 Saturation 영역과 Triode 영역의 경계인 지점이다.

참고 자료

없음