디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 1

소개글

"디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 1"에 대한 내용입니다.

목차

1. 실험목표
2. 관련이론
3. 데이터시트
4. PSpice 시뮬레이션 회로도 및 결과

본문내용

∙ 비동기 카운터
- 카운터(Counter)는 입력되는 클록 펄스를 계수하는 디지털 회로로, 계수기라고도 한다. 카운터는 플립플롭으로 구성하며, 디지털 계측기를 비롯한 여러 디지털 시스템에 사용된다.

- 카운터는 계수 방식에 따라 2^n진 카운터와 시프트 카운터로 구분한다. 또한 계수가 증가하는 업 카운터와 감소하는 다운 카운터로 구분한다.

- 2^n진 카운터에서 n은 카운터를 구성하는 플립플롭의 개수를 나타낸다. 예를 들어 2개의 플립플롭은 2^2 = 4이므로 4진 카운터를 구성할 수 있다. 4진 카운터는 0~3을 계수한다.

- 업 카운터는 계수가 증가하는 카운터이다. 예를 들어 4지 업 카운터의 초기 상태를 ‘00’으로 설정하면 클록 펄스가 주어질 때마다 01-10-11로 증가하고, 클록 펄스가 계속 주어지면 ‘00’으로 돌아가 계수 동작을 반복한다.

- 반대로 다운 카운터는 계수가 감소하는 카운터이다. 예를 들어 4진 다운 카운터의 초기 상태를 ‘11’로 설정하면 클록 펄스가 주어질 때마다 10-01-00 으로 감소하고, 클록 펄스가 계속 주어지면 ‘11’로 돌아가 계수 동작을 반복한다.

참고 자료

없음