[전자회로] 연산 증폭기 특성(결과)

목차

1.실험 일시
2.실험 목적
3.실험 결과 및 고찰
4.질문

본문내용

4.질문

1. 연산 증폭기의 최대 무 왜곡 정현파 출력 전압은 증폭기 이득에 따라 변하는가
-변하지 않는다. 최대 무 왜곡 정현파 출력 전압은 이득과 상관없이 그 연산증폭기 고유의 특성이므로 일정하다. 이번 실험에서는 약 15Vp-p 근방부터 왜곡이 일어나기 시작했다.
2. 출력과 입력 전압의 극성 사이에 상관 관계가 있는가?
-입력 신호를 반전 단자에 연결하게 되면 위상이 180도 바뀐 출력 신호가 나오고 비반전 단자에 연결을 하게 되면 동일 위상의 출력 신호을 얻는다.
3. 반전 증폭기의 실험적 이득과 Rf , Rr 간에는 어떠한 관계가 있는가?
-반전 증폭기의 이득 : gain = -Rf/Rr
cf) 비반전 증폭기의 이득 : gain = 1+(Rf/Rr)
4. 연산 증폭기의 슬루율이 2V/μs 라 할 때, 만일 대신호 입력이 연산 증폭기을 구동한다면 출력이 -10V 에서 10V 까지 변하는 데에는 얼마의 시간이 소요되는가?
-전압변화가 20V 이므로 슬루율이 2 가 나오려면 ΔT = 10 μs 가 소요된다.

참고 자료

없음