인하대 VLSI 설계 5주차 Multiplexer
- 최초 등록일
- 2023.03.15
- 최종 저작일
- 2022.04
- 8페이지/ MS 워드
- 가격 2,000원
소개글
인하대 VLSI 설계 및 프로젝트 실습 5주차 Multiplexer 결과보고서입니다! 2022년 1학기에 수강하여 작성했고 보고서 쓰는데 유용하게 이용해주셨으면 좋겠네요
목차
1. 실습 이론
2. 실습 내용
3. 실습 결과 및 분석
본문내용
1) Multiplexer
: MUX는 Multiplexer로 신호가 2개 입력될 때 두 신호 중 하나를 선택하는 gate로 입력 신호의 개수에 따라 2:1 Mux, 4:1 Mux, 8:1 Mux, 16:1 Mux 등으로 구분된다. 이번 실습에서는
이 중 2:1 Mux와 4:1 Mux의 Layout을 그리고 netlist 작성 후 시뮬레이션 결과가 잘 나오는 지 확인하였다.
2) 2:1 Multiplexer
○1 2:1 Multiplexer는 [그림 1]과 같이 2개의 입력 단자(IN1, IN2)와 1개의 출력 단자(OUT), 그리고 선택 선(SEL)으로 구성된다.
○2 [표 1]은 2:1 Multiplexer의 진리표로 SEL이 0이면 IN1값이 OUT으로 출력되고 SEL이 1이면 IN2깂이 OUT으로
IN1 IN2 SEL OUT
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1
출력되는 것을 알 수 있다.
3) 2:1 Multiplexer의 두가지 설계 방법
○1 설계 방법1:
2:1 Multiplexer의 논리식은 다음과 같다.
출력 Y = AS’ + BS, 여기서 s는 선택 신호를 뜻한다.
위 논리식에 따라 A와 S’를 AND gate로, B와 S을
AND gate로 묶고 두 출력을 OR gate의 입력으로
하면 2:1 Multiplexer를 구성할 수 있다. 이를 나타낸 회로도는 [그림 2]이며 이에 따라 S가 1일 때 B의 값이 출력되고 S가 0이면 A의 값이 출력된다.
참고 자료
없음