전자회로실험 소신호 스스 공통 FET 교류증폭기 실험 예비레포트

소개글

"전자회로실험 소신호 스스 공통 FET 교류증폭기 실험 예비레포트"에 대한 내용입니다.

목차

1. 실험 목적

2. 실험 원리
1) 소신호 소스 공통 FET 교류증폭기의 해석

3. 시뮬레이션 과정 및 결과

4. 실험기기 및 부품

본문내용

1. 실험 목적

소신호 소스 공통 FET 교류증폭기의 동작원리를 이해하고 직류 및 교류 파라미터를 측정하여 실제 이론값과 비교 고찰하며, 증폭기의 전압이득에 영향을 미치는 파라미터들에 대해 분석한다

2. 실험 원리

소신호 소스 공통 FET 교류증폭기의 해석

소신호 증폭기의 개념은 바이폴라 트랜지스터에서 다루었던 개념이 그대로 FET 소신호 증폭기에도 적용된다. 이미 기술한 바와같이 파라미터와 특성이 BJT와 FET 사이에 차이는 있지만, 증폭회로로 사용될 때 소신호를 원하는 양으로 증폭한다는 최종목적은 동일하다. 더욱이 FET는 입력 임피던스가 매우 높기 때문에 어떤 특별한 응용에 매우 적합하게 사용되어, CE, CC, CB의 바이폴라 증폭기 접속과 마찬가지로 FET 증폭기 접속도 소스 공통, 드레인 공통, 게이트 공통 접속방법이 있으며 본 장에서는 소신호 공통 교류증폭기에 대해 고찰한다.

(1) 소신호 소스 공통 교류 증폭기

① JFET 소스 공통 교류 증폭기

그림 15-1은 커패시터 결합에 의해 게이트에 결합된 교류 신호원을 가진 자기 바이어스된 n채널 JFET 소스 공통 교류증폭기를 나타낸다. 신호전압은 게이트-소스 간의 전압이 Q점 상하로 변하게 하고 그로 인해 드레인 전류가 변화한다. 드레인 전류가 증가하면 양단의 전압강하 역시 증가하여 드레인 전압이 감소한다. Q점의 상하로 변하는 드레인 전류는 게이트- 소스 전압과 동상이며, Q점의 상하로 변하는 드레인-소스 전압은 게이트-소스 전압과 180° 위상차를 가진다.

참고 자료

없음