전압 증폭기 제작

소개글

"전압 증폭기 제작"에 대한 내용입니다.

목차

1. 제목
2. 설계결과
3. 결과분석 및 토의
4. 검토사항
5. 참고문헌 (회로도의 출처 명시)

본문내용

3. 결과분석 및 토의
이 실험은 설계 회로도의 그림처럼 전압증폭기를 설계하여 실제 회로를 구성한 후, 입력 신호의 진폭, 주파수를 변화시키거나 회로상의 소자 구성, 소자의 값 등을 변화시키면서 이들이 출력 신호에 미치는 영향을 알아보기 위한 것이었다.

이상적인 전압증폭기(Op-amp)에서 입력 단자로 흘러 들어가는 전류의 값은 모두 0이며, 두 입력 단자에서의 전압은 서로 같다. 이를 식으로 나타내면 다음과 같다.

실제 전압증폭기(Op-amp)가 이상적인 전압증폭기가 되기 위해서는 ① 입력 저항이 무한히 큰 값을 가지고 입력 단자에 흐르는 전류의 크기가 0이 되어야 하고, ② 출력 저항의 값은 0이 되어야 하며, ③ Open loop gain의 값이 무한대가 되어 − = +가 되어야 한다. 이 세 가지 조건을 모두 만족할 경우 반전 증폭기(Inverting Amplifier)에서 저항값의 비율에 따라 출력 신호의 증폭 정도가 결정된다.

하지만 이번 실험의 회로에서는 여러 개의 캐패시터가 연결되어 있고, 입력 단자의 (+) 부분이 그라운드에 접지되어 있지 않다는 점이 일반적인 반전 증폭기와는 다른 부분이라고 할 수 있다. 따라서 이상적인 Op-amp와는 달리 입력 단자에 흐르는 전류가 0이 나오지 않을 것이라고 예측할 수 있다.

위의 회로에서 입력 단자에 흐르는 전류의 크기가 0이라고 가정하고(위의 회로가 이상적인 Op-amp의 회로라고 가정하고) 1과 2 사이의 노드에서 KCL을 적용하면 다음과 같다.

위의 1, 2는 일반적인 반전 증폭기에서의 값과는 다른 값을 가지는데, 이는 위의 회로에서 저항과 캐패시터가 직렬로 연결되어 있어 이를 RC 회로로 볼 수 있기 때문이다. 따라서 위의 임피던스 값을 구하기 위한 식은 다음과 같다.

회로상의 소자 구성을 변화시켜 저항과 캐패시터가 병렬로 연결되어 있는 회로에서는 다음과 같은 식을 통해 임피던스 값을 구할 수 있다.

참고 자료

J. David Irwin & R. Mark Nelms, Engineering Circuit Analysis, 11th edition, Wiley, 2015, p151-156