[A+]중앙대 아날로그및디지털회로설계 실습 예비보고서8 래치와 플립플롭

소개글

"[A+]중앙대 아날로그및디지털회로설계 실습 예비보고서8 래치와 플립플롭"에 대한 내용입니다.

목차

1. 이론적 배경.
2. 실습 목적
3. 실습 준비
4. 실습 계획서
5. pspice 실습
6. 실습 활용 방안
7. 참고자료

본문내용

-RS 래치
두 NOR 게이트가 교차교합되어 만들어진 회로로 기본 기억소자장치이다.
R=1과 S=0인 경우를 생각해보면 입력이 R이 1이므로 출력 Q는 Q’의 값에 무관한게 0으로 리셋되고 입력 S가 0이므로 출력 Q’는 Q값의 반대값, 즉 1이 되기 때문에 R을 리셋 입력이 라 부른다.
반대로 R=0이고 S=1인 경우를 생각해 보면, 출력 Q는 1로 셋되고 출력 Q’는 0으로 리셋되 는 것을 알 수 있다. 따라서 입력 S를 셋(set) 입력이라 부른다.
진리표는 다음과 같다.

-rs 래치의 타이밍 분석
R과 S가 모두 1인 경우, 이를 금지된 입력이라 부른다. 이유는 출력 Q가 1과 0을 동시에 가 질 수 없기 때문이다. 또한 Q’가 Q에 대해 모두 0값을 가지기 때문에 Q와 Q’가 서로 반대값 을 가진다는 가정에 어긋난다.
또한 R과 S가 1을 가진 상태에서 동시에 0으로 바뀌게 되면 출력이 진동하고 있음을 위 그 림을 통해 알 수있다.

참고 자료

이론부 : 아날로그 및 디지털 회로설계 실습