중앙대 전자회로설계실습 (예비) 9. 피드백 증폭기 (Feedback Amplifier) A+

소개글

시간 투자해서 꼼꼼히 작성한 보고서입니다.
참고하시고 좋은 성적 받으세요!
성적은 당연히 A+ 받았습니다!

도움이 되셨다면 좋은 후기 부탁드려요!

목차

1. 설계실습 계획서
1) Series-Shunt 피드백 회로 설계
2) Series-Series 피드백 회로 설계

본문내용

(C) 단계 3.1(a)과 3.2(b)에서 얻어진 transfer characteristic curve를 비교하고 분석하라.

-입력저항과 부하저항을 변화시켰음에도 불구하고 동일한 결과를 얻었다.
동일한 Op-Amp와 동일한 β(=R_2/(R_1+R_2 ))을가지고 simulation을 수행했으므로 두 실험 모두 동일한 이득을 가지고 있다.
따라서 동일한 결과가 나온다는 사실을 알 수 있다.

(D) 단계 3.1(b)에서 입력 전압원을 2.0 V로 고정하고 전원 전압원을 0V에서 12V까지 증가시켜 가며 출력 전압이 어떻게 변하는지 시뮬레이션 결과를 보여라. 특정 전압 이상에서는 출력 전압의 변화가 없다. 그 이유를 설명하라.

- 전원전압 4V 이상에서는 출력전압의 변화가 없는 것을 확인할 수 있다.
① V_DD≤4V인 경우
전원 전압은 P-MOS의 source 단에 연결되어 있다.또한 출력전압은 P-MOS의 drain에 연결되어 있다.
drain의 전압은 항상 source보다 높아질 수 없다.따라서 이득이 2이므로 입력 전압 2V일 때 출력 전압은 4V이므로 출력전압이 4V, 즉 drain의 전압이 4V가 나올 수 있는 순간(source가 4V되는 순간)까지 계속 출력전압이 증가한다.

②V_DD>4V인 경우
이득이 2인 회로이므로 출력전압이 4(=2*2)V이상 증가할 수 없으므로 source값이 4V보다 커져 drain도 4V이상이 될 수 있음에도 불구하고 이득에 따라 4V에서 유지된다.

참고 자료

없음